

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-044189
(43)Date of publication of application : 16.02.2001

(51)Int.Cl. H01L 21/312

(21)Application number : 11-349630

(71)Applicant : SONY CORP

(22)Date of filing : 09.12.1999

(72)Inventor : HASEGAWA TOSHIKI
TAGUCHI MITSURU
MIYATA KOJI


(30)Priority

Priority number : 11067783 Priority date : 15.03.1999 Priority country : JP
11147800 27.05.1999 JP

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, which forms a highly reliable wiring structure by solving the problem at the time of using xerogel or fluororesin for the interlayer insulating film between wirings for reducing the interwiring capacitance, the problem, when misalignment occurs, and others.
SOLUTION: This manufacturing method of a semiconductor device, which is equipped with an interlayer insulating film 12 including a xerogel film or a fluororesin, is equipped with a process of forming a first mask 25, which serves as an etching mask at forming of a via contact hole 26 by etching the interlayer insulating film 12, on the interlayer insulating film 12 the layer below which is made of an organic film and the layer above which is made of a xerogel film or a fluororesin film, and a process of forming a second mask 21, which serves as an etching mask at formation of a wiring groove 27 by etching the interlayer insulating film 12 and is made different in material quality from that of the first mask 25, on the first mask 25.



LEGAL STATUS

[Date of request for examination] 04.12.2000
[Date of sending the examiner's decision of rejection]
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]
[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

記載の半導体装置の製造方法。

【請求項18】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項17記載の半導体装置の製造方法。

【請求項19】 前記配線溝を形成するためのパターンを前記第2のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第1のマスクに形成する方法は、

前記層間絶縁膜上に前記第1のマスクを形成するための第1の膜を形成した後、前記第1の膜上に前記第2のマスクを形成するための第2の膜を形成する工程と、前記第2の膜に配線溝を形成するためのパターンを形成して前記第2のマスクを形成する工程と、前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第1の膜に形成して前記第1のマスクを形成する工程とを備えたことを特徴とする請求項17記載の半導体装置の製造方法。

【請求項20】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項19記載の半導体装置の製造方法。

【請求項21】 前記第1のマスクを形成した後、前記第1のマスクをエッチングマスクに用いて前記層間絶縁膜の上層に接続孔を形成するための開口部を形成する工程と、

前記第2のマスクを用いたエッチングにより前記第1のマスクに配線溝を形成するための開口部を形成するとともに、前記層間絶縁膜の上層をマスクにして、前記層間絶縁膜の下層に接続孔を形成する工程と、

前記第2のマスクをエッチングマスクに用いて前記層間絶縁膜の上層に配線溝を形成する工程とを備えたことを特徴とする請求項19記載の半導体装置の製造方法。

【請求項22】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項21記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体装置の製造方法に関し、詳しくは0.25 μ m世代以降のデバイスプロセスに用いられる多層配線構造を有する半導体装置の製造方法に関する。

【0002】

【従来の技術】 半導体装置の微細化にともなって、配線の微細化、配線ピッチの縮小化が必要となっている。また、同時に、低消費電力化および高速化などの要求にともない、層間絶縁膜の低誘電率化および配線の低抵抗化が必要になってきた。特にロジック系のデバイスでは、微細配線による抵抗の上昇、配線容量の増加がデバイスの速度劣化につながるため、低誘電率膜を層間絶縁膜に

用いた微細な多層配線が必要となっている。

【0003】 層間絶縁膜に接続孔と配線溝を形成しておき導電材料を埋め込んで平坦化するデュアルダマシン法を低誘電率層間絶縁膜に適用するためには、低誘電率層間絶縁膜に接続孔と配線溝とを同時に形成する技術が必要になる。

【0004】 上記低誘電率層間絶縁膜の材料としては、有機ポリマーが注目されている。有機ポリマーは、2.7前後の誘電率を有し、誘電率が4.0程度の酸化シリコン(SiO₂)膜や誘電率が3.5程度の酸フッ化シリコン(SiOF)膜等を用いた従来の層間絶縁膜に比べて低い値の誘電率となっている。そのため、有機ポリマーを層間絶縁膜に用いた半導体装置は、大幅な性能の向上を実現することができる。しかしながら、有機ポリマーは高価な材料であるため、コストの上昇と半導体装置性能の向上のバランスとを考慮すると、溝配線が形成される層の層間絶縁膜のみを有機ポリマーで形成し、接続孔が形成される層の層間絶縁膜は従来から用いられてきた酸化シリコンや酸フッ化シリコンを用いることが考慮されている。その一例を、以下図7によって説明する。

【0005】 図7の(1)に示すように、トランジスタ、配線等が形成された基板110に配線材料を拡散させない材料からなるパッシベーション膜111を窒化シリコン膜で形成した後、ビアホールが形成される第1の層間絶縁膜112を500nmの厚さの酸化シリコン膜で形成する。次いで、第1の層間絶縁膜112にビアホールを形成するために用いるレジストマスク(図示せず)を形成し、それをエッチングマスクに用いたエッチングにより第1の層間絶縁膜112にビアホール113を形成する。その後、上記レジストマスクを除去する。

【0006】 次いで、図7の(2)に示すように、上記第1の層間絶縁膜112上に上記ビアホール113を埋め込む第2の層間絶縁膜114を500nmの厚さの有機ポリマーで形成する。

【0007】 さらに図7の(3)に示すように、第2の層間絶縁膜114上に配線溝を形成する際のエッチングマスクとなるマスク層115を例えば100nmの厚さの酸化シリコン膜で形成する。そして上記マスク層115上に配線溝パターンを形成するために用いるレジストマスク116を形成する。このレジストマスク116には配線溝パターンを形成するための開口部117を形成しておく。

【0008】 続いて図7の(4)に示すように、上記レジストマスク116をエッチングマスクに用いたエッチングによりマスク層115に配線溝パターン118を形成する。

【0009】 さらに図7の(5)に示すように、上記レジストマスク116〔前記図7の(4)参照〕および上記マスク層115をエッチングマスクに用いて第2の層

間絶縁膜114をエッチングし、配線溝119を形成するとともに、上記ビアホール113内部に埋め込まれた第2の層間絶縁膜114を選択的に除去して、第1の層間絶縁膜112に再びビアホール113を開口する。このエッチングでは、有機ポリマーからなる第2の層間絶縁膜114をエッチングするため、レジストマスク116も同時にエッチングされて除去される。そのため、レジストマスク116の除去工程は特に必要はない。

【0010】その後図7の(6)に示すように、上記第1、第2の層間絶縁膜112、114をマスクにして、ビアホール113の底部に露出しているパッシベーション膜111をエッチングする。このようにして、デュアルダマシン構造の配線溝119およびビアホール113が形成される。

【0011】また配線幅の微細化、ピッチの縮小化は、配線自体の縦横比を大きくするだけでなく、配線間のスペース（空いている部分）のアスペクト比を大きくし、結果として、縦に細長い配線を形成する技術、微細な配線間を層間絶縁膜で埋め込む技術などに負担がかかり、プロセスを複雑にすると同時に、プロセス数の増大を招いている。

【0012】リフローズパタリングによって、アルミニウム系金属または銅系金属でビアホールと配線溝とを同時に埋め込んだ後、化学的機械研磨（以下、CMPという、CMPはChemical Mechanical Polishingの略）法によって、ビアホールおよび配線溝が形成されている層間絶縁膜上の余分な金属を除去するダマシンプロセスでは、高アスペクト比の金属配線をエッチングで形成することも、配線間の狭隙を層間絶縁膜で埋め込む必要もなく、大幅にプロセス数を減らすことが可能である。このプロセスは、配線アスペクト比が高くなるほど、また配線総数が増大するほど、総コストの削減に大きく寄与する。

【0013】一方、低誘電率な層間絶縁膜は、配線間の容量を低減するため、0.18 μ mルール以下のデバイスに適用される。また比誘電率が2.5以下の膜は、従来のデバイスに用いられている酸化シリコン膜と膜質が大きく異なるために、それらの低誘電率膜に対応したプロセス技術が求められている。

【0014】

【発明が解決しようとする課題】比誘電率が3.0を下回る低誘電率膜の多くは、炭素を含む有機膜であり、それが従来の層間絶縁膜に代わって採用される。その層間絶縁膜に使用された有機膜に接続孔を開ける際、酸素を用いる必要がある。しかしながら、従来の半導体装置の製造プロセスで用いられてきたパターニング技術では、有機膜のレジストを用いるため、そのレジストを除去する工程で低誘電率膜が損傷を受けるという問題がある。それは低誘電率膜の組成がレジストの組成に近いので、レジスト除去プロセスの際に低誘電率膜も除去される可

能性があるためである。

【0015】また、最近になって、2.0以下の比誘電率が期待できる材料としてキセロゲルの半導体装置への応用が注目されている。このキセロゲルはシリカゲルという名称で乾燥剤に使われるなど、一般に広く知られた材料である。このキセロゲルを半導体装置へ応用するには、様々な信頼性に対する要求のため、現状では半導体装置に適用することは困難である。すなわち、キセロゲルはその堆積の50%~90%が気泡であり、特に機械的強度に問題がある。

【0016】さらに上記図7によって説明したようなプロセスでは、前記図7の(2)によって説明した工程で、ビアホール内に第2の層間絶縁膜が埋め込まれる。そのため、前記図7の(5)によって説明した工程では、ビアホール内の第2の層間絶縁膜が完全に除去されるまでエッチングを続ける必要がある。配線溝底部やマスク層にオーバエッチングが多く加わる。その結果、配線溝底部やマスク層の肩部がスパッタリング現象によって削り取られ、形状のよい配線溝やビアホールを得ることが困難になっている。また配線溝間隔が狭い場合には、マスク層の肩落ちのために隣接する配線溝がつながってしまい、配線間ショートなどの不良原因になる。

【0017】また、前記図7によって説明したプロセス技術では、ミスアライメントによってビアホールより配線溝がはみ出して形成された場合、ビアホールのコンタクト面積が小さくなり、コンタクト抵抗の上昇、ビアホール内への金属の埋め込み不良、エレクトロマイグレーション耐性の悪化などを生じることになる。以下に、上記ミスアライメントの詳細を図8によって説明する。

【0018】前記図7の(1)、(2)によって説明したのと同様に、図8の(1)に示すように、基板110にパッシベーション膜111を形成した後、第1の層間絶縁膜112を形成し、さらに、その第1の層間絶縁膜112にビアホール113を形成する。次いで、図8の(2)に示すように、上記第1の層間絶縁膜112上に上記ビアホール113を埋め込む第2の層間絶縁膜114を形成する。

【0019】次いで図8の(3)に示すように、第2の層間絶縁膜114上にマスク層115を形成した後、そのマスク層115上に配線溝パターンを形成するために用いるレジストマスク116を形成する。次いでそのレジストマスク116に配線溝パターンを形成するための開口部117を形成する。その際に、ミスアライメントのために上記開口部117がビアホール113に対してずれて形成されたとする。

【0020】続いて図8の(4)に示すように、上記レジストマスク116をエッチングマスクに用いたエッチングによりマスク層115に配線溝パターン118を形成する。

【0021】さらに図8の(5)に示すように、上記レジストマスク116〔前記図8の(4)参照〕および上記マスク層115をエッチングマスクに用いて第2の層間絶縁膜114をエッチングし、配線溝119を形成するとともに、上記ビアホール113内部に埋め込まれた第2の層間絶縁膜114を選択的に除去して、第1の層間絶縁膜112に再びビアホール113を開口する。このとき、ミスマライメントのためにビアホール113に対して配線溝119がずれて形成されるため、ビアホール113内の一部に第2の層間絶縁膜114が残ってビアホール113の一部を塞ぎ開口面積を小さくする。

【0022】その後図8の(6)に示すように、上記第1、第2の層間絶縁膜112、114をマスクにして、ビアホール113の底部に露出しているパッシベーション膜111をエッチングする。上記説明したように、デュアルダマシ構造の配線溝119およびビアホール113が形成すると、ビアホール113内の一部を第2の層間絶縁膜114が塞いでいるため、コンタクト面積が小さくなって、コンタクト抵抗の上昇を来すことになる。

【0023】

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置の製造方法であって、すなわち、キセロゲル膜もしくは有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、層間絶縁膜上にその層間絶縁膜をエッチングする際のエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えた製造方法である。

【0024】上記半導体装置の製造方法では、層間絶縁膜上にその層間絶縁膜をエッチングする際にエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えていることから、第1のマスクをエッチングマスクに用いて層間絶縁膜をエッチングし、次いで第2のマスクをエッチングマスクに用いて第1のマスクとは異なるパターンで層間絶縁膜をエッチングすることが可能になる。

【0025】また、層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を有機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくは有機膜で形成する製造方法である。

【0026】この製造方法では、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくは有機膜として例えばフッ素樹脂膜で形成することにより、最も配線容量が大きくなる同一配線層における配線間の誘電率が1.8~2.4程度とすることができ、配線間容量が低減される。

【0027】具体的には、配線間隔の最も狭い、特にデザインルールが0.18 μm 以下の半導体装置において、配線間隔が0.3 μm 以下になる部分に、キセロゲル膜もしくはフッ素樹脂膜のような有機膜を適用する。一般に配線間隔が0.3 μm 以下になる部分は配線間容量が顕著に増加するが、キセロゲル膜もしくはフッ素樹脂膜のような有機膜を用いることによって、配線間容量を低減する効果が得られる。

【0028】一方、0.3 μm よりも広い配線間隔(例えば上下の配線間)では、容量の増大に係わる大きな影響はない。したがって、0.3 μm よりも広い配線間隔の部分には、比誘電率が3以下の有機膜を用いれば十分である。当然のことながら、この有機膜にもフッ素樹脂膜を用いてもよい。このように、本製造方法では、配線間隔の微細化が図れる。また、配線間だけにキセロゲル膜もしくはフッ素樹脂膜のような有機膜を用い、その他の部分には比誘電率が3以下の低誘電率の有機膜を用いることにより、層間絶縁膜全体の機械的強度が著しく劣化することが抑制される。なお、層間絶縁膜の上層を有機膜で形成した場合には層間絶縁膜の下層を無機膜で形成することが可能になり、その場合も、上記同様な作用が得られる。

【0029】また、第2のマスクには配線溝を形成するためのパターンを形成し、第1のマスクには配線溝を形成するためのパターンに少なくとも重なるように接続孔を形成するためのパターンを形成する。すなわち、層間絶縁膜上に第1のマスクを形成するための第1の膜を形成した後、第1の膜上に第2のマスクを形成するための第2の膜を形成する工程と、第2の膜に配線溝を形成するためのパターンを形成して第2のマスクを形成する工程と、配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを第1の膜に形成して第1のマスクを形成する工程とを備えた製造方法である。

【0030】この製造方法では、第1、第2のマスクを形成する際に用いるレジストプロセスは、層間絶縁膜が露出していない状態で行うことが可能である。すなわち、第2のマスクを形成する際のレジストプロセスでは、下地に第1の膜が形成された状態にあるため、また第1のマスクを形成する際のレジストプロセスでは、その第1の膜が層間絶縁膜を覆っているために、レジストプロセスの再生処理を行うことが可能になる。

【0031】また、接続孔を形成するためのパターンを第1のマスクを形成する際にミスマライメントが生じたとしても、第2のマスクにも接続孔を形成するためのパターンを形成することが可能になるため、前記図8によって説明したような接続孔の開口面積が狭くなるようなことはない。

【0032】さらに、第1のマスクおよび第2のマスクを、光透過性を有する材料で形成することから、露光の

際にマスクの位置を下地に合わせる、いわゆるマスクアライメントを、光を用いたアライメントや画像処理を用いたアライメントで行うことができる。

【0033】

【発明の実施の形態】本発明の半導体装置の製造方法に係わる第1の実施の形態を、図1および図2の製造工程図によって説明する。

【0034】図1の(1)に示すように、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm~800nmの厚さに形成する。この第1の低誘電率膜13は配線層間の層間絶縁膜(ILD: Inter Level Dielectrics)になるもので、比誘電率が2.5程度の有機膜で形成することができる。この実施の形態では、一例として、ポリアリールエーテルと総称される有機ポリマーを用いた。このポリアリールエーテルには、例えばアライドシグナル社製のFLARE、ダウケミカル社製のSILK、シュマッカー社製のVELOX等がある。その他には、BCB膜、ポリイミド膜、アモルファスカーボン膜などを用いることも可能である。

【0035】上記有機ポリマーの形成には、例えば、前駆体を回転塗布により下地基板11上に成膜した後、300℃~450℃でキュアを行って形成した。なお、下地基板11の表面状態が疎水性の状態では有機膜との密着性が悪い場合、もしくは、銅の拡散を防止するために、図示はしていないが、酸化シリコン膜、酸化窒化シリコン膜、炭化シリコン膜もしくは窒化ケイ素化チタン膜を形成した。

【0036】上記酸化シリコン膜は、例えば、回転塗布法を用い、市販の無機SOG(シラノールを主成分とするSOGもしくはシラノールを含むポリマーを主成分とするSOG)を、例えば30nm~100nmの厚さに形成する。この際、回転塗布後は、150℃~200℃で1分間程度のベーキングを行い、さらに350℃~450℃で30分~1時間程度のキュアを行う。

【0037】なお、上記酸化シリコン膜は、市販のプラズマCVD装置を用いて、プラズマCVD法によって形成してもよい。ただし、上記配線53が銅配線の場合には、通常のプラズマCVD法を用いて酸化シリコン膜の成膜を行うことは、銅配線が酸化するために好ましくはない。しかしながら、酸化剤として一酸化二窒素(N_2O)ガスを用い、シリコン源としてシラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)もしくはトリシラン(Si_3H_8)]を用い、基板温度を300℃~400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定して成膜を行うことにより銅配線を極力酸化させないようにすることがで

きる。

【0038】一方、窒化酸化シリコン膜の場合には、例えば、回転塗布法を用い、アミノ基を有する市販の無機SOGを成膜することもよい。好ましくは、プラズマCVD法を用いて成膜を行う。その際に使用するガスとしては、一例として、シリコン源には、シラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)もしくはトリシラン(Si_3H_8)]を用い、窒化剤にはアンモニア、ヒドラジン等を用い、酸化剤としては、一酸化二窒素(N_2O)を用い、キャリアガスには、窒素、ヘリウム、アルゴン等の不活性なガスを用いる。また、成膜条件は、一例として、基板温度を300℃~400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定する。

【0039】上記窒化シリコン膜の場合には、上記窒化酸化シリコン膜と同様に、アミノ基を有する市販の無機SOGを回転塗布法によって成膜することができる。好ましくは、プラズマCVD法を用いて成膜を行う。その際に使用するガスとしては、一例として、シリコン源には、シラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)、トリシラン(Si_3H_8)等]を用い、窒化剤にはアンモニア、ヒドラジン等を用い、酸化剤としては、一酸化二窒素(N_2O)を用い、キャリアガスには、窒素、ヘリウム、アルゴン等の不活性なガスを用いる。また、成膜条件は、一例として、基板温度を300℃~400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定する。

【0040】上記炭化シリコン膜を形成するには、一例として、平行平板型プラズマCVD装置を用い、その際に使用するガスとしては、一例として、シリコン源には、メチルシランを用いる。また成膜条件としては、一例として、基板温度を300℃~400℃に設定し、プラズマパワーを150W~350W、成膜雰囲気圧力を100Pa~1kPa程度に設定する。

【0041】次に、上記第1の低誘電率膜13上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。その一例としては、フルオロカーボン膜(環状フッ素樹脂、テフロン(PTFE)、アモルファステフロン[例えば、デュポン社製:テフロンAF(商品名)]、フッ化アリールエーテルもしくはフッ化ポリイミドを用いることができる。または、キセロゲル(例えばポーラスシリカ)を用いることができる。


【0042】上記フッ素樹脂を成膜するには、回転塗布装置により第1の低誘電率膜13上に上記フッ素樹脂の前駆体を塗布し、その後、300℃~450℃でキュアする。なお、フッ素化アモルファスカーボン等の材料はアセチレン(C_2H_2)、フルオロカーボンガス(例えばオクタフルオロブタン(C_4F_8))をプロセスガス

に用いたプラズマCVD法により成膜することが可能である。この場合も成膜後に300℃～450℃でキュアする。なお、上記アモルファステフロンはテフロンAFに限定されることはなく、下記の化学式(1)に示す構*

* 造を有するものであれば何でもよい。

【0043】

【化1】




(式中、m、nは正の整数)

【0044】上記第2の低誘電率膜14としては、シクロポリマライズドフロリネーテッドポリマー系樹脂【例えばサイトップ(商品名)】を用いることも可能である。シクロポリマライズドフロリネーテッドポリマー系樹脂は上記サイトップに限定されることはなく、下記の※

※化学式(2)に示す構造を有するものであれば何でもよい。

【0045】

【化2】




(式中、x、y、zは正の整数)

【0046】上記第2の低誘電率膜14としては、フッ化ポリアリルエーテル系樹脂【例えばFLARE(商品名)】を用いることも可能である。フッ化ポリアリルエーテル系樹脂は上記FLAREに限定されることはな

★く、下記の化学式(3)に示す構造を有するものであれば何でもよい。

【0047】

★ 【化3】



(式中、Rはアルキル基)

【0048】また、上記第2の低誘電率膜14に上記キセロゲルを用いる場合には、一例として、ナノグラス社が開発したNanoporous Silicaを、同社が開発した回転塗布装置を用いて成膜を行った。上記Nanoporous Silicaはポーラスシリカの1種で、本発明で用いることができるキセロゲルは、上記Nanoporous Silicaに限定されることはない。すなわち、芳香族などの比較的高分子のアルキル基を有するシランール樹脂を基板上に塗布し、それをゲル化させ、シランカップリング剤もしくは水素化処理を用いて疎水化処理を行って形成したものであれば、どのようなキセロゲルであっても適用することができる。

【0049】このようにして、下地基板11上に、第1の低誘電率膜13と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0050】次に図1の(2)に示すように、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm～300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm～150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、一般的なCVD装置を用い、前記説明したのと同様な条件を用いて成膜を行った。

【0051】また酸化シリコン膜を形成する前には、必要に応じて、特に第2の低誘電率膜15の酸化が問題となる場合には、窒化シリコン膜、アモルファス窒化シリコン膜、酸化シリコン膜もしくは化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。すなわち、還元性雰囲気中でCVD膜を形成する。膜厚はできるだけ薄いほうが好ましく、10nm程度とする。この

ように、第1の膜15をアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性に優れた酸化シリコン膜で形成し、第2の膜16もアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性を有する窒化シリコン膜で形成している。

【0052】なお上記無機マスクとしては、窒化シリコン膜の他に、チタン、窒化チタン、タンタル、窒化タンタルなどの金属膜もしくは金属化合物膜を用いることができる。その膜厚は、例えば50nm～150nmが好ましい。また、成膜方法は、金属膜や金属化合物膜の成膜で一般的なスパッタリングを用いる。

【0053】次に、図1の(3)に示すように、上記第2の膜16上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜17を成膜する。その後、リソグラフィ技術により、レジスト膜17をパターンニングして、配線溝を形成するための開口部18を形成する。

【0054】続いて、上記レジスト膜17をエッチングマスクに用いて、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて、第2の膜16のみを選択的にエッチングする。第2の膜16が窒化シリコン膜で形成されている場合のエッチング条件としては、一例として、エッチングガスに、トリフルオロメタン（ CHF_3 ）（ $5\text{ cm}^3/\text{min}$ ）と酸素（ O_2 ）（ $5\text{ cm}^3/\text{min}$ ）とアルゴン（ Ar ）（ $20\text{ cm}^3/\text{min}$ ）とを用い、RFプラズマを600Wに設定する。第2の膜16が金属化合物膜で形成されている場合には、エッチングガスに、塩化ホウ素（ BCl ）、塩素（ Cl_2 ）等の塩素系のエッチングガスを用いる。その後、レジスト膜17をアッシングにより除去する。なお、図1の(3)では、レジスト膜17を除去する前の状態を示した。

【0055】次に図1の(4)に示すように、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜22を成膜する。その後、リソグラフィ技術により、レジスト膜22をパターンニングして、接続孔を形成するための開口部23を、第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。

【0056】続いて、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0057】続いて、上記レジスト膜22をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14

を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、ヘキサフルオロエタン（ C_2F_6 ）（ $14\text{ cm}^3/\text{min}$ ）と一酸化炭素（ $180\text{ cm}^3/\text{min}$ ）とアルゴン（ $240\text{ cm}^3/\text{min}$ ）とを用い、RFプラズマを1.5kWに設定する。なお、第2の低誘電率膜14の下層には有機膜の第1の低誘電率膜13があるので、このエッチングは第1の低誘電率膜13上で停止される。

【0058】さらに、図1の(5)に示すように、第1のマスク膜25をエッチングマスクに用いて、一般的なエッチング装置を用いて、第1の低誘電率膜13をエッチングし、層間絶縁膜12に接続孔26を形成する。このエッチングにおけるエッチングガスには、窒素を用い、必要に応じて、アンモニア、水素ガスを用いる。このとき、レジスト膜22〔前記図1の(4)参照〕は有機膜である第1の低誘電率膜13をエッチングする際に、エッチングされて完全に除去される。したがって、ここでは、レジストアッシングを行う必要はない。

【0059】次に、図1の(6)に示すように、窒化シリコン膜（もしくは金属化合物膜）からなる第2のマスク21を用いて、まず、第1のマスク25をエッチングし、さらに第2の低誘電率膜14をエッチングして、第2の低誘電率膜14に配線溝27を形成する。このときのエッチング条件は前述の第2の低誘電率膜14をエッチングする条件と同様である。

【0060】次に、図2の(7)に示すように、ダマシン法で配線を形成する。まず、スパッタリングもしくはCVD法によって、配線溝27および接続孔26の各内壁に窒化タンタル等のバリアメタル層31を形成する。その際、バリアメタル層31は、第2のマスク21上にも成膜される。次いで、スパッタリングもしくはCVD法もしくは電解メッキ法によって、配線材料（金属）、例えば銅を堆積する。なお、電解メッキ法で金属32を堆積する場合には、予め、堆積する金属32と同種の金属でシード層（図示省略）を形成しておく。

【0061】その後、例えばCMPによって、第2のマスク21上の余分な金属32およびバリアメタル層31を研磨して除去し、図2の(8)に示すように、配線溝27内にバリアメタル層31を介して金属32からなる配線33を形成し、接続孔26内にバリアメタル層31を介して金属32からなるプラグ34を形成する。その際に、第2のマスク21が研磨ストッパとなるが、第2のマスク21の厚さによっては、第2のマスク21は完全に除去されることがある。このCMPでは、一例として、アルミナスラリーを用いた。

【0062】図示はしないが、さらに上記層間絶縁膜12の形成工程から配線33およびプラグ34の形成工程までを繰り返し行うことによって、多層配線を形成することが可能になる。また、上記配線53間の層間絶縁膜

52の部分も、上記同様のプロセスによって、キセロゲル膜もしくはフッ素樹脂膜で形成することが可能である。

【0063】上記説明では、半導体素子が形成された下地基板11上に層間絶縁膜12を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の層間絶縁膜12、接続孔26、配線溝27、配線33、プラグ34等を形成する場合にも上記製造方法を適用することは可能である。

【0064】上記半導体装置の製造方法では、層間絶縁膜12上にその層間絶縁膜12をエッチングする際にエッチングマスクとなる第1のマスク25を形成する工程と、第1のマスク25上に層間絶縁膜12をエッチングする際のエッチングマスクとなるもので第1のマスク25とは材質の異なる第2のマスク21を形成する工程とを備えていることから、第1のマスク25をエッチングマスクに用いて層間絶縁膜12をエッチングして接続孔26を形成する。次いで第2のマスク21をエッチングマスクに用いて第1のマスク25とは異なる配線溝を形成するパターンで層間絶縁膜12の上層、すなわち第2の低誘電率膜14をエッチングして配線溝27を形成することが可能になる。

【0065】また、同一配線層の配線間となる層間絶縁膜の上層、すなわち第2の低誘電率膜14をキセロゲル膜もしくはフッ素樹脂膜で形成することから、最も配線容量が大きくなる同一配線層における配線間の誘電率が1.8~2.4程度となり、配線間容量が低減される。具体的には、配線間隔の最も狭い、特にデザインルールが0.18 μm 以下の半導体装置においては、配線間隔が0.3 μm 以下になる部分に、キセロゲル膜もしくはフッ素樹脂膜を適用する。一般に配線間隔が0.3 μm 以下になる部分は配線間容量が顕著に増加するが、キセロゲル膜もしくはフッ素樹脂膜を用いることによって、配線間容量を低減する効果が得られる。

【0066】一方、0.3 μm よりも広い配線間隔（例えば配線53と配線33との間）では、容量の増大に係わる大きな影響はない。したがって、0.3 μm よりも広い配線間隔の部分には、比誘電率が3以下の有機膜を用いれば十分である。このように、本製造方法では、配線間隔の微細化が図れる。また、配線間だけにキセロゲルもしくはフッ素樹脂を用い、その他の部分には低誘電率の有機膜を用いることにより、層間絶縁膜全体の機械的強度が著しく劣化することが抑制される。

【0067】また層間絶縁膜12が露出していない状態で第1、第2のマスク25、21を形成する際に用いるレジストプロセス（レジスト膜をパターニングする工程）を行うことが可能である。すなわち、第2のマスク21を形成する際のレジストプロセスでは、下地に第1の膜15が形成された状態にあるため、また第1のマスク25を形成する際のレジストプロセスでは、その第1

の膜15が層間絶縁膜12を覆っているために、有機膜の層間絶縁膜12を露出させることなく、レジストプロセスで形成したレジスト膜17、22を除去して再びレジスト膜17、22を形成してパターニングを行うレジストの再生処理が可能になる。さらに第1のマスクを形成する際に用いたエッチングマスクとなるレジスト膜22を第1の低誘電率膜13のエッチングと同時に除去することが可能になるので、レジスト膜22をアッシングにより除去する作業を必要としない。そのため、プロセスが簡単になる。

【0068】また、接続孔を形成するためのパターンとなる開口部24を第1のマスク25に形成する際のレジストプロセスにおいて、すなわち、レジスト膜22に開口部23を形成するプロセスにおいて、ミスアライメントが生じて配線溝を形成するためのパターンとなる開口部19に対してレジスト膜22に形成される開口部23がはみ出して形成されたとしても、第2のマスク21にも接続孔を形成するためのパターンとなる開口部（図示せず）を形成することが可能になるため、前記図8によって説明したように、開口面積が狭くなるように接続孔が形成されることはない。

【0069】さらに、第1のマスク25になる第1の膜15を光透過性の材料、ここでは酸化シリコン膜で形成することにより、また第2のマスクになる第2の膜16を光透過性の材料、ここでは窒化シリコン膜で形成することにより、その後の露光工程において、マスクの位置を下地に合わせる、いわゆるマスクアライメントを通常の光を用いたアライメントや画像処理を用いたアライメントで行うことができるようになっている。なお、酸化シリコン膜、窒化シリコン膜等は、アライメントに用いる波長領域（200nm~1000nm）の光を透過することは知られている。

【0070】またさらに、材料の特性の相違を利用することによって、従来から用いられていた誘電率の高いエッチングストッパ層（例えば窒化シリコン膜、酸化シリコン膜または酸化窒化シリコン膜）を用いる必要がない。例えば、第2の低誘電率膜14（キセロゲル膜もしくはフッ素樹脂膜）をエッチングする条件で、第1の低誘電率13（有機膜）がエッチングされない条件を選択すれば、配線溝27を配線層となる第2の低誘電率膜14に制御性良くエッチングにより形成することが可能である。また、接続孔26を形成するためのエッチングを行う際には、上記説明したように、キセロゲルもしくはフッ素樹脂からなる第2の低誘電率膜14をエッチングすると同時に有機膜の第1の低誘電率膜13もエッチングすればよい。

【0071】次に、本発明の半導体装置の製造方法に係わる第2の実施の形態を、図4の製造工程図によって説明する。図3では、前記図1および図2に示した構成部品と同様のものには同一符号を付与する。

【0072】図3の(1)に示すように、前記図1の(1)によって説明したのと同様に、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm~800nmの厚さの低誘電率無機膜で形成する。

【0073】次に、上記第1の低誘電率膜13上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。このフッ素樹脂としては、前記第1の実施の形態で説明したような材料を用いることが可能である。

【0074】このようにして、下地基板11上に、第1の低誘電率膜13と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0075】次に、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm~300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm~150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、前記第1の実施の形態で説明したのと同様である。

【0076】次いで、前記図1の(3)によって説明したのと同様に、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。

【0077】次に、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術(例えば回転塗布法)を用いてレジスト膜22を成膜する。その後、リソグラフィ技術により、レジスト膜22をパターニングして、接続孔を形成するための開口部23を、第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。

【0078】次いで、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0079】続いて、上記第1のマスク25をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、窒素(N_2)($48\text{ cm}^3/\text{min}$)とヘリウム(He)($200\text{ cm}^3/\text{min}$)とを用い、マイクロ波パワーを1.35kW(2.45GHz)、RFパワーを150W、基板温度を-50℃に設定する。なお、

このエッチングでは、レジスト膜22もエッチングされて完全に除去されるため、レジスト除去を行う必要はない。また、第2の低誘電率膜14の下層には無機膜の第1の低誘電率膜13があるので、第1の低誘電率膜13上でエッチングは停止される。

【0080】次に、図3の(2)に示すように、窒化シリコン膜(もしくは金属化合物膜)からなる第2のマスク21を用いて、まず、第1のマスク25をエッチングする。その際、第2の低誘電率膜14は無機膜で形成されているため、それがエッチングマスクとなって無機膜である第1の低誘電率膜13がエッチングされ、接続孔26が形成される。このエッチングでは、エッチングガスには、一例として、オクタフルオロブタン(C_4F_8)と一酸化炭素(CO)とを用いる。

【0081】さらに、図3の(3)に示すように、第2のマスク21をエッチングマスクに用いて、第2の低誘電率膜14をエッチングし、配線溝27を形成する。このときのエッチング条件は前述の第2の低誘電率膜14をエッチングする条件と同様である。なお、このエッチングでは、第1の低誘電率膜13が無機膜であるため、エッチングは第1の低誘電率膜13上で停止する。

【0082】図示はしないが、その後、前記図2を用いて前記第1の実施の形態で説明したのと同様に、配線溝27内にバリアメタル層を介して配線を形成し、接続孔26内にバリアメタル層を介してプラグを形成する。

【0083】この第2の実施の形態も、前記第1の実施の形態と同様に、上記層間絶縁膜12の形成工程から配線およびプラグの形成工程までを繰り返すことによって、多層配線を形成することが可能になる。また、上記配線53間の層間絶縁膜52の部分も、上記同様のプロセスによって、キセロゲル膜もしくはフッ素樹脂膜のような有機膜で形成することが可能である。

【0084】上記説明では、半導体素子が形成された下地基板11上に層間絶縁膜12を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の層間絶縁膜12、接続孔26、配線溝27、配線、プラグ等を形成する場合にも上記製造方法を適用することは可能である。

【0085】上記第2の実施の形態における半導体装置の製造方法でも、前記第1の実施の形態における半導体装置に製造方法と同様な作用、効果が得られる。

【0086】次に、本発明の半導体装置の製造方法に係わる第3の実施の形態を、図4の製造工程図によって説明する。図4では、前記図1に示した構成部品と同様のものには同一符号を付与する。

【0087】図4の(1)に示すように、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間

絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm～800nmの厚さに形成する。この第1の低誘電率膜13は配線層間の層間絶縁膜（ILD: Inter Level Dielectrics）になるもので、比誘電率が2.5程度の有機膜で形成することができる。一例として、前記第1の実施の形態で説明したのと同様な材料で、同様の成膜方法で形成することができる。

【0088】次いで上記第1の低誘電率膜13上にエッチングマスクとなる中間膜41を、例えば酸化シリコン膜で形成する。その形成方法は、前記第1の実施の形態

で説明した酸化シリコン膜の形成方法と同様の方法を採用することができる。

【0089】次に、上記中間膜41上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。その一例としては、フルオロカーボン膜（環状フッ素樹脂、テフロン（PTFE）、アモルファステフロン〔例えば、デュポン社製：テフロンAF（商品名）〕、フッ化アリールエーテル、フッ化ポリイミド等のような前記第1の実施の形態で説明した

材料を用いることができる。または、キセロゲル（例えばポーラスシリカ）を用いることができる。上記フッ素樹脂を成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いる。もしくは、第2の低誘電率膜14をキセロゲル膜で形成する。キセロゲル膜の成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いる。

【0090】このようにして、下地基板11上に、第1の低誘電率膜13と中間膜41と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0091】次に図4の（2）に示すように、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm～300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm～150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いることができる。

【0092】また酸化シリコン膜を形成する前には、必要に応じて、特に第2の低誘電率膜15の酸化が問題となる場合には、窒化シリコン膜、アモルファスシリコン、窒化酸化シリコン膜もしくは化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。すなわち、還元性雰囲気中でCVD膜を形成する。膜厚はできるだけ薄いほうが好ましく、10nm程度に形成する。このように、第1の膜15をアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性に優れた酸化シリコン膜で形成し、第2の膜16もアライメントに用いる波長領域（例えば200nm～1000

nm）の光透過性を有する窒化シリコン膜で形成している。

【0093】次に、図4の（3）に示すように、上記第2の膜16上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜17を成膜する。その後、リソグラフィー技術により、レジスト膜17をパターンニングして、配線溝を形成するための開口部18を形成する。

【0094】続いて、上記レジスト膜17をエッチングマスクに用いて、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。このエッチングは、前記第1の実施の形態で説明したのと同様の方法で行うことが可能である。その後、レジスト膜17をアッシングにより除去する。なお、図1の（3）では、レジスト膜17を除去する前の状態を示した。

【0095】次に図4の（4）に示すように、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜22を成膜する。その後、リソグラフィー技術により、レジスト膜22をパターンニングして、接続孔を形成するための開口部23を、例えば第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。なお、マスク合わせずれが発生した場合であっても、開口部23を少なくとも一部が開口部19に重なるように形成することが必要である。

【0096】続いて、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0097】続いて、上記第1のマスク25をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、窒素を用い、必要に応じて、アンモニア、水素ガスを用いる。なお、このエッチングでは、炭化フッ素系のガス、一酸化炭素（CO）は必ずしも必要としない。

また、第2の低誘電率膜14の下層には酸化シリコン膜の中間膜41があるので、上記エッチングは中間膜41上で停止される。なお、このエッチングでは、レジスト膜22は有機膜である第2の低誘電率膜14をエッチングする間に、エッチングされて完全に除去される。したがって、ここでは、レジストアッシングを行う必要はない。

【0098】さらに、図4の（5）に示すように、第2のマスク25と第2の低誘電率膜14をエッチングマスクに用いて、一般的なエッチング装置を用いて、第1のマスク25とともに中間膜41をエッチングする。すな

わち、第2のマスク21に形成されている配線溝を形成するための開口部19を転写するように第1のマスク25をエッチングするとともに、中間膜41に接続孔を形成するための開口部42をエッチングにより形成する。このエッチング条件は、一例として、エッチングガスに、オクタフルオロブタン (C_4F_8) ($5\text{ cm}^3/\text{min}$) と一酸化炭素 ($5\text{ cm}^3/\text{min}$) とアルゴン ($20\text{ cm}^3/\text{min}$) とを用い、RFプラズマを600Wに設定する。

【0099】次に、図4の(6)に示すように、第1のマスク25(第2のマスク21)および中間膜41をエッチングマスクに用いて第2の低誘電率膜14および第1の低誘電率膜13をエッチングし、第2の低誘電率膜14に配線溝27を形成するとともに第1の低誘電率膜13に接続孔26を形成する。このエッチングにおけるエッチングガスには、窒素(N_2)を用い、必要に応じて、アンモニア、水素ガスを用いる。

【0100】図示はしないが、その後、前記図2によって説明したのと同様のプロセスによって、配線溝27内にバリアメタル層を介して金属からなる配線を形成し、接続孔26内にバリアメタル層を介して金属からなるプラグを形成する。

【0101】上記図4によって説明した第3の実施の形態でも、前記図1によって説明した第1の実施の形態と同様な作用、効果が得られる。

【0102】なお、上記中間膜41は、窒化酸化シリコン膜、窒化シリコン膜で形成することもできる。または、第1の低誘電率膜13に対してエッチングマスクとなり、第2の低誘電率膜14に対してエッチングストッパとなるような有機膜で形成することも可能である。

【0103】なお、上記各実施の形態で説明した、キセロゲル膜、フッ素樹脂膜、その他の有機膜等は、微細化にともなう配線間容量の増大を抑制する目的から、配線構造に採用されつつある。その際、比誘電率が3以下の材料としては有機膜を採用することができ、比誘電率が2.5以下の有機膜材料としてはフッ素樹脂を採用することができ、比誘電率が2.5以下の材料としては水分を含まない網目構造をもつゲルであるキセロゲル膜を採用することができる。

【0104】上記キセロゲルのうち、半導体装置に使える膜としては、シリカ系のゲルがある。例えばナノグラス社のナノポーラスシリカという名称のものがある。しかしながら、この種のキセロゲル膜は、機械的強度、熱伝導性、耐熱性、耐水性、密着性などが従来の層間絶縁膜と比較して劣る。特に、熱伝導性が有機膜の1/10~1/100と著しく悪い。

【0105】一方、フッ素樹脂は、プラズマCVDにより形成した膜(1997年のIEDM(International Electron Devices Meeting)で日本電気株式会社が発表)、テフロン(デュボン社)、フッ化ポリイミド(デ

ュボン社)などの商品が開発されている。開発中のものでは、フッ化パリレンの蒸着膜、フッ素樹脂とシリカの共重合体などが存在する。しかしながら、これらの膜は、比誘電率が2.5以上の有機ポリマーと比較して、機械的強度、熱伝導性、耐熱性、密着性などが劣る。

【0106】そこで、本発明では、上記各実施の形態で説明したように、キセロゲル膜とこのキセロゲルよりも膜質のよい有機膜との組み合わせ、もしくはフッ素樹脂膜とこのフッ素樹脂よりも膜質のよい有機膜との組み合わせで、信頼性のある配線構造を形成することが可能になっている。

【0107】すなわち、キセロゲル膜もしくはフッ素樹脂膜は、微細化により最も配線容量が大きくなる配線間の部分だけに用い、その他の部分には有機膜や無機低誘電率膜を用いる。具体的には、配線間隔の最も狭い、特にデザインルールが $0.18\text{ }\mu\text{m}$ 以下の半導体装置においては、配線間隔が $0.3\text{ }\mu\text{m}$ 以下になる部分で配線間容量が顕著に増加するため、配線間隔が $0.3\text{ }\mu\text{m}$ 以下になる部分にキセロゲル膜もしくはフッ素樹脂膜を適用する。それによって、配線間容量を低減する効果が得られる。一方、 $0.3\text{ }\mu\text{m}$ よりも広い配線間隔(例えば上下の配線間)では、大きな影響はない。したがって、 $0.3\text{ }\mu\text{m}$ よりも広い配線間隔の部分には、比誘電率が0.3以下の有機膜等を用いれば十分である。

【0108】次に、本発明の半導体装置の製造方法に係わる第4の実施の形態を、第5図の製造工程図によって説明する。

【0109】図5の(1)に示すように、一例として、半導体基板にトランジスタ等の半導体素子を形成し、さらに配線、絶縁膜等を形成して基板60が構成されている。この基板60の最上層にはパッシベーション膜61が、例えば、配線材料を拡散させないように材料である窒化シリコン膜で 50 nm 程度の厚さに形成されている。

【0110】その後順に、接続孔(例えばビアホール)が形成される第1の層間絶縁膜62を酸化シリコン系の材料として例えば酸化シリコン(SiO_2)膜(無機膜)を 500 nm の厚さに形成し、配線が形成される第2の層間絶縁膜63を有機系の材料として例えばポリアリールエーテル膜で 500 nm の厚さに形成し、第1のマスクを形成するための第1の膜64を例えば酸化シリコン膜で 100 nm の厚さに形成し、第2のマスクを形成するための第2の膜65を例えば窒化シリコン膜で 100 nm の厚さに形成する。

【0111】次いで、図5の(2)に示すように、通常のレジスト塗布工程およびリソグラフィー工程を行って、上記第2の膜65上に配線溝を形成するために用いるレジストマスク81を形成する。このレジストマスク81には配線溝を形成するための開口部82を形成しておく。

【0112】続いて、図5の(3)に示すように、上記レジストマスク81〔図5の(2)参照〕を用いて第1の膜65をエッチングし、配線溝を形成するための配線溝パターン66を開口して第2のマスク67を形成する。このエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはトリフルオロメタン(CHF_3)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃とした。その後、レジストマスク81〔前記図5の(2)参照〕を除去する。

【0113】次に、図5の(4)に示すように、再び、通常のレジスト塗布工程およびリソグラフィ工程を行って、第2のマスク67および配線溝パターン66上に接続孔(例えばビアホール)を形成するために用いるレジストマスク83を形成する。このレジストマスク83には接続孔を形成するための開口部84を配線溝パターン66に少なくともかかるように形成しておく。

【0114】次いで、図5の(5)に示すように、上記レジストマスク83をエッチングマスクに用いて第1の膜64をエッチングして接続孔を形成するための接続孔パターン68を形成し、第1のマスク69を形成する。上記第1の膜64のエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはオクタフルオロシクロブタン(C_4F_8)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃とした。

【0115】さらに図5の(6)に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングし、接続孔パターン68を延長形成する。このエッチングでは、レジストマスク83も同時にエッチングされて除去される。上記第2の層間絶縁膜63のエッチングでは、通常の高密度プラズマエッチング装置を用い、エッチングガスにはアンモニア(NH_3)を用いた。また基板温度は-20℃とした。

【0116】続いて、図5の(7)に示すように、第2のマスク67をエッチングマスクにして第1のマスク69に配線溝パターン66を延長形成する。それとともに、第2の層間絶縁膜63をエッチングマスクにして第1の層間絶縁膜62をエッチングし、接続孔70を形成する。このエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはオクタフルオロシクロブタン(C_4F_8)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃に設定した。

【0117】次いで、図5の(8)に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングして配線溝71を形成する。エッチングでは、通常の高密度プラズマエッチング装置を用い、エッチングガスにはアンモニア(NH_3)を用いた。また基板温度は-100℃とした。

【0118】その後、図5の(9)に示すように、接続

孔70の底部に露出しているパッシベーション膜61をエッチングする。このとき、同種の材料で形成されている第2のマスク67〔前記図5の(8)参照〕もエッチングされて除去される。このエッチングでは、窒化シリコン膜が選択的に異方性エッチングされるように、通常の高密度プラズマエッチング装置を用い、エッチングガスにサルファーヘキサフルオライド(SF_6)を用いた。また基板温度は0℃とした。その結果、第2の層間絶縁膜63に配線溝71が形成され、その配線溝71の底部に連続して第1の層間絶縁膜62およびパッシベーション膜61に接続孔70が形成される。

【0119】上記第1の層間絶縁膜62には、酸化シリコン(SiO_2)膜を用いたが、例えば酸フッ化シリコン(SiOF)を用いることも可能である。

【0120】上記第2のマスク層65は、窒化シリコン膜で形成したが、窒化チタン膜等の高融点金属もしくは高融点金属化合物膜で形成することも可能である。すなわち、酸化シリコン系の材料に対してエッチング選択性を有する材料であれば、いかなる材料も用いることができるが、好ましくは光学的アライメントが可能な光透過性の膜がよい。

【0121】上記図5によって説明した第4の実施の形態では、半導体素子が形成された基板60上に第1、第2の層間絶縁膜62、63を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の第1、第2の層間絶縁膜62、63、接続孔70、配線溝71等を形成する場合にも上記図5によって説明した製造方法を適用することは可能である。

【0122】上記第4の実施の形態における半導体装置の製造方法では、第2の層間絶縁膜63上に第1、第2の層間絶縁膜62、63をエッチングする際にエッチングマスクとなる第1のマスク69を形成する工程と、第1のマスク69上に第2の層間絶縁膜63をエッチングする際のエッチングマスクとなるもので第1のマスク69とは材質の異なる第2のマスク67を形成する工程とを備えていることから、第1のマスク69をエッチングマスクに用いて第1、第2の層間絶縁膜62、63をエッチングして接続孔70を形成する。次いで第2のマスク67をエッチングマスクに用いて第1のマスク69とは異なる配線溝を形成する配線溝パターン66が形成された第2のマスク67をエッチングマスクに用いて、第2の層間絶縁膜63をエッチングして配線溝71を形成することが可能になる。

【0123】また、酸化シリコン系材料を用いた場合よりも同一配線層の配線間の層間絶縁膜となる第2の層間絶縁膜63を有機ポリマーであるポリアリアルエーテル膜で形成することから、第2の層間絶縁膜63を酸化シリコン系材料で形成した場合よりも配線間の誘電率が低減されるので、配線間容量も低減される。

【0124】また第2の層間絶縁膜63が露出していな

い状態で第1、第2のマスク69、67を形成する際に用いるレジストプロセス（レジスト膜をパターンニングする工程）を行うことが可能である。すなわち、第2のマスク67を形成する際のレジストプロセスでは、下地に第1の膜64が形成された状態にあるため、また第1のマスク69を形成する際のレジストプロセスでは、その第1の膜64が第2の層間絶縁膜63を覆っているために、有機膜の第2の層間絶縁膜63を露出させることなく、レジストプロセスで形成したレジスト膜81、83を除去して再びレジスト膜81、83を形成してパターンニングを行うレジストの再生処理が可能になる。さらに第1のマスク69を形成する際に用いたエッチングマスクとなるレジスト膜83を第2の層間絶縁膜63のエッチングと同時に除去することが可能になるので、レジスト膜83を除去する作業を必要としない。そのため、プロセスが簡単になる。

【0125】また、接続孔70を形成するための接続孔パターン68を第1の膜64に形成する際のレジストプロセスにおいて、すなわち、レジスト膜83に開口部84を形成するプロセスにおいて、ミスマライメントが生じて第2のマスク67に形成された配線溝パターン66に対してレジスト膜83に形成される開口部84がはみ出して形成されたとしても、第2のマスク67にも接続孔を形成するためのパターンとなる接続孔パターン（図示せず）を形成することが可能になる。以下にその詳細を図6によって説明する。なお、図6では上段にレイアウト図を示し、下段に断面図を示す。

【0126】図6の（1）に示すように、第2のマスク67に形成された配線溝パターン66に対して接続孔パターンを形成するためのレジスト膜83に形成された開口部84がずれて形成されている。このような場合であっても、図6の（2）に示すように、レジスト膜83をエッチングマスクに用いて第2のマスク67をエッチングし、さらに第1の膜64をエッチングして、接続孔パターン68を形成し、第1のマスク69を形成する。これにより、第2のマスク67には、配線溝パターン66と接続孔パターン68とが形成されたことになる。

【0127】次いで図6の（3）に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングし、接続孔パターン68を延長形成する。したがって、接続孔パターン68は設計通りの開口面積を有して形成される。なお、このエッチングでは、レジストマスク83【前記図6の（2）参照】も同時にエッチングされて除去される。

【0128】続いて、図6の（4）に示すように、第2のマスク67をエッチングマスクにして第1のマスク69に配線溝パターン66を延長形成する。それとともに、第2の層間絶縁膜63をエッチングマスクにして第1の層間絶縁膜62をエッチングし、接続孔70を形成する。その結果、第2の層間絶縁膜63に形成されてい

る接続孔パターン68が設計通りの開口面積を有して形成されていることから、接続孔70は設計通りの開口面積を有して形成される。

【0129】次いで、図6の（5）に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングして配線溝71を形成する。その後、図6の（6）に示すように、接続孔70の底部に露出しているパッシベーション膜61をエッチングする。このとき、同種の材料で形成されている第2のマスク67【前記図6の（5）参照】もエッチングされて除去される。その結果、第2の層間絶縁膜63に配線溝71が形成され、その配線溝71の底部に連続して第1の層間絶縁膜62およびパッシベーション膜61に接続孔70が形成される。上記説明したように、第2の層間絶縁膜63に形成されている接続孔パターン68が設計通りの開口面積を有して形成されること、および接続孔70を形成した後に層間絶縁膜を接続孔70の内部に埋め込むことを行わないことによって、前記図8によって説明したように、開口面積が狭くなるように接続孔70が形成されることはない。

【0130】なお、上記説明では、接続孔パターンを形成する際のミスマライメントによって配線溝パターンに対して接続孔パターンがずれて形成された場合に、接続孔の開口面積を確保することができることを説明したが、本発明の半導体装置の製造方法によれば、配線溝パターンと接続孔パターンとが相対的にずれて形成されたすべての場合に対して、接続孔の開口面積を確保することができるという効果を有する。

【0131】さらに、第1のマスク69になる第1の膜65を光透過性の材料、ここでは酸化シリコン膜で形成することにより、また第2のマスクになる第2の膜65を光透過性の材料、ここでは窒化シリコン膜で形成することにより、その後の露光工程において、マスクの位置を下地に合わせる、いわゆるマスクアライメントを、光を用いたアライメントや画像処理を用いたアライメントで行うことができるようになっていく。なお、酸化シリコン膜、窒化シリコン膜等は、アライメントに用いる波長領域（200nm～1000nm）の光を透過することは知られている。

【0132】またさらに、第1の層間絶縁膜62と第2の層間絶縁膜63との材料の特性の相違を利用することによって、従来から用いられていた誘電率の高いエッチングストップ層（例えば窒化シリコン膜、酸化シリコン膜または酸化窒化シリコン膜）を用いる必要がない。例えば、第2の層間絶縁膜63（有機膜）をエッチングする条件で、第1の層間絶縁膜62がエッチングされない条件を選択すれば、配線溝71を配線層となる第2の層間絶縁膜63に制御性良くエッチングにより形成することが可能である。また、接続孔70を形成するためのエッチングを行う際には、上記説明したように、酸化シリ

コン膜からなる第1のマスク69に配線溝パターン66を延長形成すると同時に酸化シリコン膜からなる第1の層間絶縁膜62にもエッチングすればよい。

【0133】

【発明の効果】以上、説明したように本発明によれば、層間絶縁膜上にその層間絶縁膜をエッチングする際にエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えているので、第1のマスクをエッチングマスクに用いて層間絶縁膜をエッチングして接続孔を形成することができ、次いで第2のマスクをエッチングマスクに用いて第1のマスクとは異なるパターンで層間絶縁膜をエッチングして配線溝を形成することができる。

【0134】また、上記層間絶縁膜のうち、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくはフッ素樹脂膜で形成する製造方法によれば、配線間容量の低減が可能になる。また上記層間絶縁膜のうち、配線層間の層間絶縁膜に有機膜もしくは無機膜を用いることにより、配線間の層間絶縁膜をキセロゲルもしくはフッ素樹脂を用いても、層間絶縁膜全体の機械的強度の劣化を防止することができる。よって、銅配線とフッ素樹脂と有機膜とを組み合わせた半導体装置、もしくは銅配線とキセロゲルと有機膜とを組み合わせた半導体装置の歩留りを低下させることなく半導体装置を形成することができる。

【0135】また、第2のマスクを形成する際のレジストプロセスでは、下地に第1の膜が形成された状態にあるため、また第1のマスクを形成する際のレジストプロセスでは、その第1の膜が層間絶縁膜を覆っているために、第1、第2のマスクを形成する際に用いるレジストプロセスは、層間絶縁膜が露出していない状態で行うことが可能である。そのため、レジストプロセスでのレジ

スト膜の再生処理が可能になる。

【0136】また、接続孔を形成するためのパターンを第1のマスクを形成する際にミスマライメントが生じたとしても、第2のマスクにも接続孔を形成するためのパターンを形成することができる。そのため、前記図8によって説明したような接続孔の開口面積が狭くなるようなことはない。

【0137】さらに第1のマスクおよび第2のマスクを、光透過性を有す材料で形成することにより、第1のマスクを形成するための膜および第2のマスクを形成するための膜を形成した後に行われるリソグラフィ工程の露光工程におけるマスクアライメントを従来と同様のアライメント方法で行うことが可能になる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法に係わる第1の実施の形態を示す製造工程図である。

【図2】本発明の半導体装置の製造方法に係わる第1の実施の形態を示す製造工程図である。

【図3】本発明の半導体装置の製造方法に係わる第2の実施の形態を示す製造工程図である。

【図4】本発明の半導体装置の製造方法に係わる第3の実施の形態を示す製造工程図である。

【図5】本発明の半導体装置の製造方法に係わる第4の実施の形態を示す製造工程図である。

【図6】第4の実施の形態に示した製造方法においてミスマライメントを生じた場合の製造方法を示す製造工程図である。


【図7】従来の技術の製造方法を示す製造工程図である。

【図8】従来の技術においてミスマライメントを生じた場合の課題を示す製造工程図である。

【符号の説明】

12…層間絶縁膜、21…第2のマスク、25…第1のマスク

【図2】





PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001044189 A

(43) Date of publication of application: 16.02.01

(51) Int. Cl.

H01L 21/312

(21) Application number: 11349630

(22) Date of filing: 09.12.99

(30) Priority: 15.03.99 JP 11067783
27.05.99 JP 11147800

(71) Applicant: SONY CORP

(72) Inventor: HASEGAWA TOSHIAKI
TAGUCHI MITSURU
MIYATA KOJI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE first mask 25.

(57) Abstract:

COPYRIGHT: (C)2001,JPO

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device, which forms a highly reliable wiring structure by solving the problem at the time of using xerogel or fluororesin for the interlayer insulating film between wirings for reducing the interwiring capacitance, the problem, when misalignment occurs, and others.

SOLUTION: This manufacturing method of a semiconductor device, which is equipped with an interlayer insulating film 12 including a xerogel film or a fluororesin, is equipped with a process of forming a first mask 25, which serves as an etching mask at forming of a via contact hole 26 by etching the interlayer insulating film 12, on the interlayer insulating film 12 the layer below which is made of an organic film and the layer above which is made of a xerogel film or a fluororesin film, and a process of forming a second mask 21, which serves as an etching mask at formation of a wiring groove 27 by etching the interlayer insulating film 12 and is made different in material quality from that of the first mask 25, on the



(51) Int.Cl.⁷
H 0 1 L 21/312

識別記号

F I
H 0 1 L 21/312チーエーエー (参考)
A 5 F 0 5 8

審査請求 未請求 請求項の数22 O L (全 18 頁)

(21) 出願番号 特願平11-349630
(22) 出願日 平成11年12月9日 (1999.12.9)
(31) 優先権主張番号 特願平11-67783
(32) 優先日 平成11年3月15日 (1999.3.15)
(33) 優先権主張国 日本 (J P)
(31) 優先権主張番号 特願平11-147800
(32) 優先日 平成11年5月27日 (1999.5.27)
(33) 優先権主張国 日本 (J P)

(71) 出願人 000002185
ソニー株式会社
東京都品川区北品川6丁目7番35号
(72) 発明者 長谷川 利昭
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内
(72) 発明者 田口 亮
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内
(74) 代理人 100086298
弁理士 船橋 國則


最終頁に続く

(54) 【発明の名称】 半導体装置の製造方法

(57) 【要約】

【課題】 配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスマライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。

【解決手段】 キセロゲル膜もしくはフッ素樹脂膜を含む層間絶縁膜12を備えた半導体装置の製造方法において、層間絶縁膜12の下層を有機膜で形成し、層間絶縁膜12の上層をキセロゲル膜もしくはフッ素樹脂膜で形成した層間絶縁膜12上に、その層間絶縁膜12をエッチングしてビアコンタクトホール26を形成する際のエッチングマスクとなる第1のマスク25を形成する工程と、第1のマスク21上に層間絶縁膜12をエッチングして配線溝27を形成する際のエッチングマスクとなるもので第1のマスク25とは材質の異なる第2のマスク21を形成する工程とを備えた製造方法である。



【特許請求の範囲】

【請求項 1】 キセロゲル膜もしくは有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、前記層間絶縁膜上にその層間絶縁膜をエッチングする際のエッチングマスクとなる第 1 のマスクを形成する工程と、

前記第 1 のマスク上に前記層間絶縁膜をエッチングする際のエッチングマスクとなるもので前記第 1 のマスクとは材質の異なる第 2 のマスクを形成する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項 2】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 3】 前記第 2 のマスクには配線溝を形成するためのパターンを形成し、前記第 1 のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 4】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 3 記載の半導体装置の製造方法。

【請求項 5】 前記配線溝を形成するためのパターンを前記第 2 のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第 1 のマスクに形成する方法は、

前記層間絶縁膜上に前記第 1 のマスクを形成するための第 1 の膜を形成した後、前記第 1 の膜上に前記第 2 のマスクを形成するための第 2 の膜を形成する工程と、

前記第 2 の膜に配線溝を形成するためのパターンを形成して前記第 2 のマスクを形成する工程と、

前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第 1 の膜に形成して前記第 1 のマスクを形成する工程とを備えたことを特徴とする請求項 3 記載の半導体装置の製造方法。

【請求項 6】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 5 記載の半導体装置の製造方法。

【請求項 7】 前記層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を有機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層を前記キセロゲル膜もしくは有機膜で形成することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 8】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 7 記載の半導体装置の製造方法。

【請求項 9】 前記第 2 のマスクには配線溝を形成するためのパターンを形成し、

前記第 1 のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項 7 記載の半導体装置の製造方法。

【請求項 10】 前記第 1 のマスクおよび前記第 2 のマスクを光透過性を有する材料で形成することを特徴とする請求項 9 記載の半導体装置の製造方法。

【請求項 11】 前記配線溝を形成するためのパターンを前記第 2 のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第 1 のマスクに形成する方法は、

前記層間絶縁膜上に前記第 1 のマスクを形成するための第 1 の膜を形成した後、前記第 1 の膜上に前記第 2 のマスクを形成するための第 2 の膜を形成する工程と、

前記第 2 の膜に配線溝を形成するためのパターンを形成して前記第 2 のマスクを形成する工程と、

前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第 1 の膜に形成して前記第 1 のマスクを形成する工程とを備えたことを特徴とする請求項 9 記載の半導体装置の製造方法。

【請求項 12】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 11 記載の半導体装置の製造方法。

【請求項 13】 前記第 1 のマスクを形成した後、連続して前記第 1 のマスクを形成する際のエッチングマスクとして用いたレジスト膜と前記第 1 のマスクとをエッチングマスクに用いて前記層間絶縁膜のエッチングを行うことにより接続孔を形成する工程と、

前記第 2 のマスクを用いたエッチングにより前記第 1 のマスクと前記層間絶縁膜の上層とに配線溝を形成する工程とを備えたことを特徴とする請求項 11 記載の半導体装置の製造方法。

【請求項 14】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 13 記載の半導体装置の製造方法。


【請求項 15】 前記層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を無機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層を前記有機膜で形成することを特徴とする請求項 1 記載の半導体装置の製造方法。

【請求項 16】 前記第 1 のマスクおよび前記第 2 のマスクを、光透過性を有する材料で形成することを特徴とする請求項 15 記載の半導体装置の製造方法。


【請求項 17】 前記第 2 のマスクには配線溝を形成するためのパターンを形成し、

前記第 1 のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項 15


【図1】




【図3】




【図7】




【図8】




【図4】



【図5】



【図6】



フロントページの続き

(72)発明者 宮田 幸児
 東京都品川区北品川6丁目7番35号 ソニ
 ー株式会社内

Fターム(参考) 5F058 AA10 AC10 AD05 AD09 AD12
 AF04 AG01 AH02

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2001-44189

(P2001-44189A)

(43)公開日 平成13年2月16日(2001.2.16)

(51)Int.Cl.¹

H 0 1 L 21/312

識別記号

F I

H 0 1 L 21/312

テラワード(参考)

A 5 F 0 5 8

審査請求 未請求 請求項の数22 O L (全 18 頁)

(21)出願番号 特願平11-349630

(22)出願日 平成11年12月9日(1999.12.9)

(31)優先権主張番号 特願平11-67783

(32)優先日 平成11年3月15日(1999.3.15)

(33)優先権主張国 日本 (J P)

(31)優先権主張番号 特願平11-147800

(32)優先日 平成11年5月27日(1999.5.27)

(33)優先権主張国 日本 (J P)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 長谷川 利昭

東京都品川区北品川6丁目7番35号 ソニ
一株式会社内

(72)発明者 田口 充

東京都品川区北品川6丁目7番35号 ソニ
一株式会社内

(74)代理人 100086298

弁理士 船橋 國則


最終頁に続く

(54)【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 配線間容量を低減するために配線間の層間絶縁膜にキセロゲルもしくはフッ素樹脂を用いた際の問題点、ミスマライメントを生じた場合の問題点等を解決して信頼性の高い配線構造を形成する半導体装置の製造方法を提供する。

【解決手段】 キセロゲル膜もしくはフッ素樹脂膜を含む層間絶縁膜12を備えた半導体装置の製造方法において、層間絶縁膜12の下層を有機膜で形成し、層間絶縁膜12の上層をキセロゲル膜もしくはフッ素樹脂膜で形成した層間絶縁膜12上に、その層間絶縁膜12をエッチングしてビアコンタクトホール26を形成する際のエッチングマスクとなる第1のマスク25を形成する工程と、第1のマスク21上に層間絶縁膜12をエッチングして配線溝27を形成する際のエッチングマスクとなるもので第1のマスク25とは材質の異なる第2のマスク21を形成する工程とを備えた製造方法である。



【特許請求の範囲】

【請求項1】 キセロゲル膜もしくは有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、前記層間絶縁膜上にその層間絶縁膜をエッチングする際のエッチングマスクとなる第1のマスクを形成する工程と、前記第1のマスク上に前記層間絶縁膜をエッチングする際のエッチングマスクとなるもので前記第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えたことを特徴とする半導体装置の製造方法。

【請求項2】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記第2のマスクには配線溝を形成するためのパターンを形成し、前記第1のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項4】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項3記載の半導体装置の製造方法。

【請求項5】 前記配線溝を形成するためのパターンを前記第2のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第1のマスクに形成する方法は、前記層間絶縁膜上に前記第1のマスクを形成するための第1の膜を形成した後、前記第1の膜上に前記第2のマスクを形成するための第2の膜を形成する工程と、前記第2の膜に配線溝を形成するためのパターンを形成して前記第2のマスクを形成する工程と、前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第1の膜に形成して前記第1のマスクを形成する工程とを備えたことを特徴とする請求項3記載の半導体装置の製造方法。

【請求項6】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項5記載の半導体装置の製造方法。

【請求項7】 前記層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を有機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層を前記キセロゲル膜もしくは有機膜で形成することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項8】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項7記載の半導体装置の製造方法。

【請求項9】 前記第2のマスクには配線溝を形成するためのパターンを形成し、

前記第1のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項7記載の半導体装置の製造方法。

【請求項10】 前記第1のマスクおよび前記第2のマスクを光透過性を有する材料で形成することを特徴とする請求項9記載の半導体装置の製造方法。

【請求項11】 前記配線溝を形成するためのパターンを前記第2のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第1のマスクに形成する方法は、前記層間絶縁膜上に前記第1のマスクを形成するための第1の膜を形成した後、前記第1の膜上に前記第2のマスクを形成するための第2の膜を形成する工程と、前記第2の膜に配線溝を形成するためのパターンを形成して前記第2のマスクを形成する工程と、前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第1の膜に形成して前記第1のマスクを形成する工程とを備えたことを特徴とする請求項9記載の半導体装置の製造方法。

【請求項12】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項11記載の半導体装置の製造方法。

【請求項13】 前記第1のマスクを形成した後、連続して前記第1のマスクを形成する際のエッチングマスクとして用いたレジスト膜と前記第1のマスクとをエッチングマスクに用いて前記層間絶縁膜のエッチングを行うことにより接続孔を形成する工程と、前記第2のマスクを用いたエッチングにより前記第1のマスクと前記層間絶縁膜の上層とに配線溝を形成する工程とを備えたことを特徴とする請求項11記載の半導体装置の製造方法。

【請求項14】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項13記載の半導体装置の製造方法。

【請求項15】 前記層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を無機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層を前記有機膜で形成することを特徴とする請求項1記載の半導体装置の製造方法。

【請求項16】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項15記載の半導体装置の製造方法。

【請求項17】 前記第2のマスクには配線溝を形成するためのパターンを形成し、前記第1のマスクには前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを形成することを特徴とする請求項15

記載の半導体装置の製造方法。

【請求項18】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項17記載の半導体装置の製造方法。

【請求項19】 前記配線溝を形成するためのパターンを前記第2のマスクに形成し、前記接続孔を形成するためのパターンを、前記配線溝を形成するためのパターンに少なくとも一部が重なるように前記第1のマスクに形成する方法は、

前記層間絶縁膜上に前記第1のマスクを形成するための第1の膜を形成した後、前記第1の膜上に前記第2のマスクを形成するための第2の膜を形成する工程と、前記第2の膜に配線溝を形成するためのパターンを形成して前記第2のマスクを形成する工程と、前記配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを前記第1の膜に形成して前記第1のマスクを形成する工程とを備えたことを特徴とする請求項17記載の半導体装置の製造方法。

【請求項20】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項19記載の半導体装置の製造方法。

【請求項21】 前記第1のマスクを形成した後、前記第1のマスクをエッチングマスクに用いて前記層間絶縁膜の上層に接続孔を形成するための開口部を形成する工程と、

前記第2のマスクを用いたエッチングにより前記第1のマスクに配線溝を形成するための開口部を形成するとともに、前記層間絶縁膜の上層をマスクにして、前記層間絶縁膜の下層に接続孔を形成する工程と、

前記第2のマスクをエッチングマスクに用いて前記層間絶縁膜の上層に配線溝を形成する工程とを備えたことを特徴とする請求項19記載の半導体装置の製造方法。

【請求項22】 前記第1のマスクおよび前記第2のマスクを、光透過性を有する材料で形成することを特徴とする請求項21記載の半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、半導体装置の製造方法に関し、詳しくは0.25 μ m世代以降のデバイスプロセスに用いられる多層配線構造を有する半導体装置の製造方法に関する。

【0002】

【従来の技術】 半導体装置の微細化にともなって、配線の微細化、配線ピッチの縮小化が必要となっている。また、同時に、低消費電力化および高速化などの要求にともない、層間絶縁膜の低誘電率化および配線の低抵抗化が必要になってきた。特にロジック系のデバイスでは、微細配線による抵抗の上昇、配線容量の増加がデバイスの速度劣化につながるため、低誘電率膜を層間絶縁膜に

用いた微細な多層配線が必要となっている。

【0003】 層間絶縁膜に接続孔と配線溝を形成しておき導電材料を埋め込んで平坦化するデュアルダマシン法を低誘電率層間絶縁膜に適用するためには、低誘電率層間絶縁膜に接続孔と配線溝とを同時に形成する技術が必要になる。

【0004】 上記低誘電率層間絶縁膜の材料としては、有機ポリマーが注目されている。有機ポリマーは、2.7前後の誘電率を有し、誘電率が4.0程度の酸化シリコン(SiO₂)膜や誘電率が3.5程度の酸フッ化シリコン(SiOF)膜等を用いた従来の層間絶縁膜に比べて低い値の誘電率となっている。そのため、有機ポリマーを層間絶縁膜に用いた半導体装置は、大幅な性能の向上を実現することができる。しかしながら、有機ポリマーは高価な材料であるため、コストの上昇と半導体装置性能の向上のバランスとを考慮すると、溝配線が形成される層の層間絶縁膜のみを有機ポリマーで形成し、接続孔が形成される層の層間絶縁膜は従来から用いられてきた酸化シリコンや酸フッ化シリコンを用いることが考慮されている。その一例を、以下図7によって説明する。

【0005】 図7の(1)に示すように、トランジスタ、配線等が形成された基板110に配線材料を拡散させない材料からなるパッシベーション膜111を窒化シリコン膜で形成した後、ビアホールが形成される第1の層間絶縁膜112を500nmの厚さの酸化シリコン膜で形成する。次いで、第1の層間絶縁膜112にビアホールを形成するために用いるレジストマスク(図示せず)を形成し、それをエッチングマスクに用いたエッチングにより第1の層間絶縁膜112にビアホール113を形成する。その後、上記レジストマスクを除去する。

【0006】 次いで、図7の(2)に示すように、上記第1の層間絶縁膜112上に上記ビアホール113を埋め込む第2の層間絶縁膜114を500nmの厚さの有機ポリマーで形成する。

【0007】 さらに図7の(3)に示すように、第2の層間絶縁膜114上に配線溝を形成する際のエッチングマスクとなるマスク層115を例えば100nmの厚さの酸化シリコン膜で形成する。そして上記マスク層115上に配線溝パターンを形成するために用いるレジストマスク116を形成する。このレジストマスク116には配線溝パターンを形成するための開口部117を形成しておく。

【0008】 続いて図7の(4)に示すように、上記レジストマスク116をエッチングマスクに用いたエッチングによりマスク層115に配線溝パターン118を形成する。

【0009】 さらに図7の(5)に示すように、上記レジストマスク116[前記図7の(4)参照]および上記マスク層115をエッチングマスクに用いて第2の層

間絶縁膜114をエッチングし、配線溝119を形成するとともに、上記ビアホール113内部に埋め込まれた第2の層間絶縁膜114を選択的に除去して、第1の層間絶縁膜112に再びビアホール113を開口する。このエッチングでは、有機ポリマーからなる第2の層間絶縁膜114をエッチングするため、レジストマスク116も同時にエッチングされて除去される。そのため、レジストマスク116の除去工程は特に必要はない。

【0010】その後図7の(6)に示すように、上記第1、第2の層間絶縁膜112、114をマスクにして、ビアホール113の底部に露出しているパッシベーション膜111をエッチングする。このようにして、デュアルダマシン構造の配線溝119およびビアホール113が形成される。

【0011】また配線幅の微細化、ピッチの縮小化は、配線自体の縦横比を大きくするだけでなく、配線間のスペース(空いている部分)のアスペクト比を大きくし、結果として、縦に細長い配線を形成する技術、微細な配線間を層間絶縁膜で埋め込む技術などに負担がかかり、プロセスを複雑にすると同時に、プロセス数の増大を招いている。

【0012】リフロスパッタリングによって、アルミニウム系金属または銅系金属でビアホールと配線溝とを同時に埋め込んだ後、化学的機械研磨(以下、CMPという、CMPはChemical Mechanical Polishingの略)法によって、ビアホールおよび配線溝が形成されている層間絶縁膜上の余分な金属を除去するダマシンプロセスでは、高アスペクト比の金属配線をエッチングで形成することも、配線間の狭隙を層間絶縁膜で埋め込む必要もなく、大幅にプロセス数を減らすことが可能である。このプロセスは、配線アスペクト比が高くなるほど、また配線総数が増大するほど、総コストの削減に大きく寄与する。

【0013】一方、低誘電率な層間絶縁膜は、配線間の容量を低減するため、 $0.18\mu\text{m}$ ルール以下のデバイスに適用される。また比誘電率が2.5以下の膜は、従来のデバイスに用いられている酸化シリコン膜と膜質が大きく異なるために、それらの低誘電率膜に対応したプロセス技術が求められている。

【0014】

【発明が解決しようとする課題】比誘電率が3.0を下回る低誘電率膜の多くは、炭素を含む有機膜であり、それが従来の層間絶縁膜に代わって採用される。その層間絶縁膜に使用された有機膜に接続孔を開ける際、酸素を用いる必要がある。しかしながら、従来の半導体装置の製造プロセスで用いられてきたパターニング技術では、有機膜のレジストを用いるため、そのレジストを除去する工程で低誘電率膜が損傷を受けるという問題がある。それは低誘電率膜の組成がレジストの組成に近いので、レジスト除去プロセスの際に低誘電率膜も除去される可

能性があるためである。

【0015】また、最近になって、2.0以下の比誘電率が期待できる材料としてキセロゲルの半導体装置への応用が注目されている。このキセロゲルはシリカゲルという名称で乾燥剤に使われるなど、一般に広く知られた材料である。このキセロゲルを半導体装置へ応用するには、様々な信頼性に対する要求のため、現状では半導体装置に適用することは困難である。すなわち、キセロゲルはその堆積の50%~90%が気泡であり、特に機械的強度に問題がある。

【0016】さらに上記図7によって説明したようなプロセスでは、前記図7の(2)によって説明した工程で、ビアホール内に第2の層間絶縁膜が埋め込まれる。そのため、前記図7の(5)によって説明した工程では、ビアホール内の第2の層間絶縁膜が完全に除去されるまでエッチングを続ける必要があるので、配線溝底部やマスク層にオーバエッチングが多く加わる。その結果、配線溝底部やマスク層の肩部がスパッタリング現象によって削り取られ、形状のよい配線溝やビアホールを得ることが困難になっている。また配線溝間隔が狭い場合には、マスク層の肩落ちのために隣接する配線溝がつながってしまい、配線間ショートなどの不良原因になる。

【0017】また、前記図7によって説明したプロセス技術では、ミスアライメントによってビアホールより配線溝がはみ出して形成された場合、ビアホールのコンタクト面積が小さくなり、コンタクト抵抗の上昇、ビアホール内への金属の埋め込み不良、エレクトロマイグレーション耐性の悪化などを生じることになる。以下に、上記ミスアライメントの詳細を図8によって説明する。

【0018】前記図7の(1)、(2)によって説明したのと同様に、図8の(1)に示すように、基板110にパッシベーション膜111を形成した後、第1の層間絶縁膜112を形成し、さらに、その第1の層間絶縁膜112にビアホール113を形成する。次いで、図8の(2)に示すように、上記第1の層間絶縁膜112上に上記ビアホール113を埋め込む第2の層間絶縁膜114を形成する。

【0019】次いで図8の(3)に示すように、第2の層間絶縁膜114上にマスク層115を形成した後、そのマスク層115上に配線溝パターンを形成するために用いるレジストマスク116を形成する。次いでそのレジストマスク116に配線溝パターンを形成するための開口部117を形成する。その際に、ミスアライメントのために上記開口部117がビアホール113に対してずれて形成されたとする。

【0020】続いて図8の(4)に示すように、上記レジストマスク116をエッチングマスクに用いたエッチングによりマスク層115に配線溝パターン118を形成する。

【0021】さらに図8の(5)に示すように、上記レジストマスク116〔前記図8の(4)参照〕および上記マスク層115をエッチングマスクに用いて第2の層間絶縁膜114をエッチングし、配線溝119を形成するとともに、上記ビアホール113内部に埋め込まれた第2の層間絶縁膜114を選択的に除去して、第1の層間絶縁膜112に再びビアホール113を開口する。このとき、ミスマライメントのためにビアホール113に対して配線溝119がずれて形成されるため、ビアホール113内の一部に第2の層間絶縁膜114が残ってビアホール113の一部を塞ぎ開口面積を小さくする。

【0022】その後図8の(6)に示すように、上記第1、第2の層間絶縁膜112、114をマスクにして、ビアホール113の底部に露出しているパッシベーション膜111をエッチングする。上記説明したように、デュアルダマシン構造の配線溝119およびビアホール113が形成すると、ビアホール113内の一部を第2の層間絶縁膜114が塞いでいるため、コンタクト面積が小さくなって、コンタクト抵抗の上昇を来すことになる。

【0023】

【課題を解決するための手段】本発明は、上記課題を解決するためになされた半導体装置の製造方法であって、すなわち、キセロゲル膜もしくは有機膜を含む層間絶縁膜を備えた半導体装置の製造方法において、層間絶縁膜上にその層間絶縁膜をエッチングする際のエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えた製造方法である。

【0024】上記半導体装置の製造方法では、層間絶縁膜上にその層間絶縁膜をエッチングする際にエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えていることから、第1のマスクをエッチングマスクに用いて層間絶縁膜をエッチングし、次いで第2のマスクをエッチングマスクに用いて第1のマスクとは異なるパターンで層間絶縁膜をエッチングすることが可能になる。

【0025】また、層間絶縁膜のうち、配線層間となる層間絶縁膜の下層を有機膜で形成し、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくは有機膜で形成する製造方法である。

【0026】この製造方法では、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくは有機膜として例えばフッ素樹脂膜で形成することにより、最も配線容量が大きくなる同一配線層における配線間の誘電率が1.8～2.4程度とすることができ、配線間容量が低減される。

【0027】具体的には、配線間隔の最も狭い、特にデザインルールが0.18 μm 以下の半導体装置において、配線間隔が0.3 μm 以下になる部分に、キセロゲル膜もしくはフッ素樹脂膜のような有機膜を適用する。一般に配線間隔が0.3 μm 以下になる部分は配線間容量が顕著に増加するが、キセロゲル膜もしくはフッ素樹脂のような有機膜を用いることによって、配線間容量を低減する効果が得られる。

【0028】一方、0.3 μm よりも広い配線間隔(例えば上下の配線間)では、容量の増大に係わる大きな影響はない。したがって、0.3 μm よりも広い配線間隔の部分には、比誘電率が3以下の有機膜を用いれば十分である。当然のことながら、この有機膜にもフッ素樹脂膜を用いてもよい。このように、本製造方法では、配線間隔の微細化が図れる。また、配線間だけにキセロゲル膜もしくはフッ素樹脂のような有機膜を用い、その他の部分には比誘電率が3以下の低誘電率の有機膜を用いることにより、層間絶縁膜全体の機械的強度が著しく劣化することが抑制される。なお、層間絶縁膜の上層を有機膜で形成した場合には層間絶縁膜の下層を無機膜で形成することが可能になり、その場合も、上記同様な作用が得られる。

【0029】また、第2のマスクには配線溝を形成するためのパターンを形成し、第1のマスクには配線溝を形成するためのパターンに少なくとも重なるように接続孔を形成するためのパターンを形成する。すなわち、層間絶縁膜上に第1のマスクを形成するための第1の膜を形成した後、第1の膜上に第2のマスクを形成するための第2の膜を形成する工程と、第2の膜に配線溝を形成するためのパターンを形成して第2のマスクを形成する工程と、配線溝を形成するためのパターンに少なくとも一部が重なるように接続孔を形成するためのパターンを第1の膜に形成して第1のマスクを形成する工程とを備えた製造方法である。

【0030】この製造方法では、第1、第2のマスクを形成する際に用いるレジストプロセスは、層間絶縁膜が露出していない状態で行うことが可能である。すなわち、第2のマスクを形成する際のレジストプロセスでは、下地に第1の膜が形成された状態にあるため、また第1のマスクを形成する際のレジストプロセスでは、その第1の膜が層間絶縁膜を覆っているために、レジストプロセスの再生処理を行うことが可能になる。

【0031】また、接続孔を形成するためのパターンを第1のマスクを形成する際にミスマライメントが生じたとしても、第2のマスクにも接続孔を形成するためのパターンを形成することが可能になるため、前記図8によって説明したような接続孔の開口面積が狭くなるようなことはない。

【0032】さらに、第1のマスクおよび第2のマスクを、光透過性を有する材料で形成することから、露光の

際にマスクの位置を下地に合わせる、いわゆるマスクアライメントを、光を用いたアライメントや画像処理を用いたアライメントで行うことができる。

【0033】

【発明の実施の形態】本発明の半導体装置の製造方法に係わる第1の実施の形態を、図1および図2の製造工程図によって説明する。

【0034】図1の(1)に示すように、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm～800nmの厚さに形成する。この第1の低誘電率膜13は配線層間の層間絶縁膜(ILD: Inter Level Dielectrics)になるもので、比誘電率が2.5程度の有機膜で形成することができる。この実施の形態では、一例として、ポリアリールエーテルと総称される有機ポリマーを用いた。このポリアリールエーテルには、例えばアライドシグナル社製のFLARE、ダウケミカル社製のSiLK、シューマッカー社製のVELOX等がある。その他には、BCB膜、ポリイミド膜、アモルファスカーボン膜などを用いることも可能である。

【0035】上記有機ポリマーの形成には、例えば、前駆体を回転塗布により下地基板11上に成膜した後、300℃～450℃でキュアを行って形成した。なお、下地基板11の表面状態が疎水性の状態では有機膜との密着性が悪い場合、もしくは、銅の拡散を防止するために、図示はしていないが、酸化シリコン膜、酸化窒化シリコン膜、炭化シリコン膜もしくは窒化ケイ素化チタン膜を形成した。

【0036】上記酸化シリコン膜は、例えば、回転塗布法を用い、市販の無機SOG(シラノールを主成分とするSOGもしくはシラノールを含むポリマーを主成分とするSOG)を、例えば30nm～100nmの厚さに形成する。この際、回転塗布後は、150℃～200℃で1分間程度のベークングを行い、さらに350℃～450℃で30分～1時間程度のキュアを行う。

【0037】なお、上記酸化シリコン膜は、市販のプラズマCVD装置を用いて、プラズマCVD法によって形成してもよい。ただし、上記配線53が銅配線の場合には、通常のプラズマCVD法を用いて酸化シリコン膜の成膜を行うことは、銅配線が酸化するために好ましくはない。しかしながら、酸化剤として一酸化二窒素(N_2O)ガスを用い、シリコン源としてシラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)もしくはトリシラン(Si_3H_8)]を用い、基板温度を300℃～400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定して成膜を行うことにより銅配線を極力酸化させないようにすることがで

きる。

【0038】一方、窒化酸化シリコン膜の場合には、例えば、回転塗布法を用い、アミノ基を有する市販の無機SOGを成膜することもよい。好ましくは、プラズマCVD法を用いて成膜を行う。その際に使用するガスとしては、一例として、シリコン源には、シラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)もしくはトリシラン(Si_3H_8)]を用い、窒化剤にはアンモニア、ヒドラジン等を用い、酸化剤としては、一酸化二窒素(N_2O)を用い、キャリアガスには、窒素、ヘリウム、アルゴン等の不活性なガスを用いる。また、成膜条件は、一例として、基板温度を300℃～400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定する。

【0039】上記窒化シリコン膜の場合には、上記窒化酸化シリコン膜と同様に、アミノ基を有する市販の無機SOGを回転塗布法によって成膜することができる。好ましくは、プラズマCVD法を用いて成膜を行う。その際に使用するガスとしては、一例として、シリコン源には、シラン系ガス[モノシラン(SiH_4)、ジシラン(Si_2H_6)、トリシラン(Si_3H_8)等]を用い、窒化剤にはアンモニア、ヒドラジン等を用い、酸化剤としては、一酸化二窒素(N_2O)を用い、キャリアガスには、窒素、ヘリウム、アルゴン等の不活性なガスを用いる。また、成膜条件は、一例として、基板温度を300℃～400℃に設定し、プラズマパワーを350W、成膜雰囲気圧力を1kPa程度に設定する。

【0040】上記炭化シリコン膜を形成するには、一例として、平行平板型プラズマCVD装置を用い、その際に使用するガスとしては、一例として、シリコン源には、メチルシランを用いる。また成膜条件としては、一例として、基板温度を300℃～400℃に設定し、プラズマパワーを150W～350W、成膜雰囲気圧力を100Pa～1kPa程度に設定する。

【0041】次に、上記第1の低誘電率膜13上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。その一例としては、フルオロカーボン膜(環状フッ素樹脂、テフロン(PTFE)、アモルファステフロン[例えば、デュポン社製:テフロンAF(商品名)]、フッ化アリールエーテルもしくはフッ化ポリイミドを用いることができる。または、キセロゲル(例えばポーラスシリカ)を用いることができる。


【0042】上記フッ素樹脂を成膜するには、回転塗布装置により第1の低誘電率膜13上に上記フッ素樹脂の前駆体を塗布し、その後、300℃～450℃でキュアする。なお、フッ素化アモルファスカーボン等の材料はアセチレン(C_2H_2)、フルオロカーボンガス[例えばオクタフルオロブタン(C_4F_8)]をプロセスガス

に用いたプラズマCVD法により成膜することが可能である。この場合も成膜後に300℃～450℃でキュアする。なお、上記アモルファステフロンはテフロンAFに限定されることはなく、下記の化学式(1)に示す構

造を有するものであれば何でもよい。

【0043】

【化1】




(式中、m、nは正の整数)

【0044】上記第2の低誘電率膜14としては、シクロポリマライズドフロリネーテッドポリマー系樹脂(例えばサイトップ(商品名))を用いることも可能である。シクロポリマライズドフロリネーテッドポリマー系樹脂は上記サイトップに限定されることはなく、下記の

化学式(2)に示す構造を有するものであれば何でもよい。

【0045】

【化2】




(式中、x、y、zは正の整数)

【0046】上記第2の低誘電率膜14としては、フッ化ポリアリルエーテル系樹脂(例えばFLARE(商品名))を用いることも可能である。フッ化ポリアリルエーテル系樹脂は上記FLAREに限定されることはな

く、下記の化学式(3)に示す構造を有するものであれば何でもよい。

【0047】

【化3】



(式中、Rはアルキル基)

【0048】また、上記第2の低誘電率膜14に上記キセロゲルを用いる場合には、一例として、ナノグラス社が開発したNanoporous Silicaを、同社が開発した回転塗布装置を用いて成膜を行った。上記Nanoporous Silicaはポーラスシリカの1種で、本発明で用いることができるキセロゲルは、上記Nanoporous Silicaに限定されることはない。すなわち、芳香族などの比較的高分子のアルキル基を有するシランカップリング剤もしくは水素化処理を用いて疎水化処理を行って形成したものであれば、どのようなキセロゲルであっても適用することができる。

【0049】このようにして、下地基板11上に、第1の低誘電率膜13と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0050】次に図1の(2)に示すように、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm～300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm～150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、一般的なCVD装置を用い、前記説明したのと同様な条件を用いて成膜を行った。

【0051】また酸化シリコン膜を形成する前には、必要に応じて、特に第2の低誘電率膜15の酸化が問題となる場合には、窒化シリコン膜、アモルファス窒化シリコン膜、酸化シリコン膜もしくは化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。すなわち、還元性雰囲気中でCVD膜を形成する。膜厚はできるだけ薄いほうが好ましく、10nm程度とする。この

ように、第1の膜15をアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性に優れた酸化シリコン膜で形成し、第2の膜16もアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性を有する窒化シリコン膜で形成している。

【0052】なお上記無機マスクとしては、窒化シリコン膜の他に、チタン、窒化チタン、タンタル、窒化タンタルなどの金属膜もしくは金属化合物膜を用いることができる。その膜厚は、例えば50nm～150nmが好ましい。また、成膜方法は、金属膜や金属化合物膜の成膜で一般的なスパッタリングを用いる。

【0053】次に、図1の（3）に示すように、上記第2の膜16上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜17を成膜する。その後、リソグラフィー技術により、レジスト膜17をパターンニングして、配線溝を形成するための開口部18を形成する。

【0054】続いて、上記レジスト膜17をエッチングマスクに用いて、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。このエッチングは、例えば一般的なマグネトロン方式のエッチング装置を用いて、第2の膜16のみを選択的にエッチングする。第2の膜16が窒化シリコン膜で形成されている場合のエッチング条件としては、一例として、エッチングガスに、トリフルオロメタン（ CHF_3 ）（ $5\text{ cm}^3/\text{min}$ ）と酸素（ O_2 ）（ $5\text{ cm}^3/\text{min}$ ）とアルゴン（ Ar ）（ $20\text{ cm}^3/\text{min}$ ）とを用い、RFプラズマを600Wに設定する。第2の膜16が金属化合物膜で形成されている場合には、エッチングガスに、塩化ホウ素（ BCl ）、塩素（ Cl_2 ）等の塩素系のエッチングガスを用いる。その後、レジスト膜17をアッシングにより除去する。なお、図1の（3）では、レジスト膜17を除去する前の状態を示した。

【0055】次に図1の（4）に示すように、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜22を成膜する。その後、リソグラフィー技術により、レジスト膜22をパターンニングして、接続孔を形成するための開口部23を、第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。

【0056】続いて、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0057】続いて、上記レジスト膜22をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14

を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、ヘキサフルオロエタン（ C_2F_6 ）（ $14\text{ cm}^3/\text{min}$ ）と一酸化炭素（ $180\text{ cm}^3/\text{min}$ ）とアルゴン（ $240\text{ cm}^3/\text{min}$ ）とを用い、RFプラズマを1.5kWに設定する。なお、第2の低誘電率膜14の下層には有機膜の第1の低誘電率膜13があるので、このエッチングは第1の低誘電率膜13上で停止される。

【0058】さらに、図1の（5）に示すように、第1のマスク膜25をエッチングマスクに用いて、一般的なエッチング装置を用いて、第1の低誘電率膜13をエッチングし、層間絶縁膜12に接続孔26を形成する。このエッチングにおけるエッチングガスには、窒素を用い、必要に応じて、アンモニア、水素ガスを用いる。このとき、レジスト膜22〔前記図1の（4）参照〕は有機膜である第1の低誘電率膜13をエッチングする際に、エッチングされて完全に除去される。したがって、ここでは、レジストアッシングを行う必要はない。

【0059】次に、図1の（6）に示すように、窒化シリコン膜（もしくは金属化合物膜）からなる第2のマスク21を用いて、まず、第1のマスク25をエッチングし、さらに第2の低誘電率膜14をエッチングして、第2の低誘電率膜14に配線溝27を形成する。このときのエッチング条件は前述の第2の低誘電率膜14をエッチングする条件と同様である。

【0060】次に、図2の（7）に示すように、ダマシン法で配線を形成する。まず、スパッタリングもしくはCVD法によって、配線溝27および接続孔26の各内壁に窒化タンタル等のバリアメタル層31を形成する。その際、バリアメタル層31は、第2のマスク21上にも成膜される。次いで、スパッタリングもしくはCVD法もしくは電解メッキ法によって、配線材料（金属）、例えば銅を堆積する。なお、電解メッキ法で金属32を堆積する場合には、予め、堆積する金属32と同種の金属でシード層（図示省略）を形成しておく。

【0061】その後、例えばCMPによって、第2のマスク21上の余分な金属32およびバリアメタル層31を研磨して除去し、図2の（8）に示すように、配線溝27内にバリアメタル層31を介して金属32からなる配線33を形成し、接続孔26内にバリアメタル層31を介して金属32からなるプラグ34を形成する。その際に、第2のマスク21が研磨ストッパとなるが、第2のマスク21の厚さによっては、第2のマスク21は完全に除去されることがある。このCMPでは、一例として、アルミナスラリーを用いた。

【0062】図示はしないが、さらに上記層間絶縁膜12の形成工程から配線33およびプラグ34の形成工程までを繰り返し行うことによって、多層配線を形成することが可能になる。また、上記配線53間の層間絶縁膜

52の部分も、上記同様のプロセスによって、キセロゲル膜もしくはフッ素樹脂膜で形成することが可能である。

【0063】上記説明では、半導体素子が形成された下地基板11上に層間絶縁膜12を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の層間絶縁膜12、接続孔26、配線溝27、配線33、プラグ34等を形成する場合にも上記製造方法を適用することは可能である。

【0064】上記半導体装置の製造方法では、層間絶縁膜12上にその層間絶縁膜12をエッチングする際にエッチングマスクとなる第1のマスク25を形成する工程と、第1のマスク25上に層間絶縁膜12をエッチングする際のエッチングマスクとなるもので第1のマスク25とは材質の異なる第2のマスク21を形成する工程とを備えていることから、第1のマスク25をエッチングマスクに用いて層間絶縁膜12をエッチングして接続孔26を形成する。次いで第2のマスク21をエッチングマスクに用いて第1のマスク25とは異なる配線溝を形成するパターンで層間絶縁膜12の上層、すなわち第2の低誘電率膜14をエッチングして配線溝27を形成することが可能になる。

【0065】また、同一配線層の配線間となる層間絶縁膜の上層、すなわち第2の低誘電率膜14をキセロゲル膜もしくはフッ素樹脂膜で形成することから、最も配線容量が大きくなる同一配線層における配線間の誘電率が1.8～2.4程度となり、配線間容量が低減される。具体的には、配線間隔の最も狭い、特にデザインルールが $0.18\mu\text{m}$ 以下の半導体装置においては、配線間隔が $0.3\mu\text{m}$ 以下になる部分に、キセロゲル膜もしくはフッ素樹脂膜を適用する。一般に配線間隔が $0.3\mu\text{m}$ 以下になる部分は配線間容量が顕著に増加するが、キセロゲル膜もしくはフッ素樹脂膜を用いることによって、配線間容量を低減する効果が得られる。

【0066】一方、 $0.3\mu\text{m}$ よりも広い配線間隔（例えば配線53と配線33との間）では、容量の増大に係わる大きな影響はない。したがって、 $0.3\mu\text{m}$ よりも広い配線間隔の部分には、比誘電率が3以下の有機膜を用いれば十分である。このように、本製造方法では、配線間隔の微細化が図れる。また、配線間だけにキセロゲルもしくはフッ素樹脂を用い、その他の部分には低誘電率の有機膜を用いることにより、層間絶縁膜全体の機械的強度が著しく劣化することが抑制される。

【0067】また層間絶縁膜12が露出していない状態で第1、第2のマスク25、21を形成する際に用いるレジストプロセス（レジスト膜をパターニングする工程）を行うことが可能である。すなわち、第2のマスク21を形成する際のレジストプロセスでは、下地に第1の膜15が形成された状態にあるため、また第1のマスク25を形成する際のレジストプロセスでは、その第1

の膜15が層間絶縁膜12を覆っているために、有機膜の層間絶縁膜12を露出させることなく、レジストプロセスで形成したレジスト膜17、22を除去して再びレジスト膜17、22を形成してパターニングを行うレジストの再生処理が可能になる。さらに第1のマスクを形成する際に用いたエッチングマスクとなるレジスト膜22を第1の低誘電率膜13のエッチングと同時に除去することが可能になるので、レジスト膜22をアッシングにより除去する作業を必要としない。そのため、プロセスが簡単になる。

【0068】また、接続孔を形成するためのパターンとなる開口部24を第1のマスク25に形成する際のレジストプロセスにおいて、すなわち、レジスト膜22に開口部23を形成するプロセスにおいて、ミスマライメントが生じて配線溝を形成するためのパターンとなる開口部19に対してレジスト膜22に形成される開口部23がはみ出して形成されたとしても、第2のマスク21にも接続孔を形成するためのパターンとなる開口部（図示せず）を形成することが可能になるため、前記図8によって説明したように、開口面積が狭くなるように接続孔が形成されることはない。

【0069】さらに、第1のマスク25になる第1の膜15を光透過性の材料、ここでは酸化シリコン膜で形成することにより、また第2のマスクになる第2の膜16を光透過性の材料、ここでは窒化シリコン膜で形成することにより、その後の露光工程において、マスクの位置を下地に合わせる、いわゆるマスクアライメントを通常の光を用いたアライメントや画像処理を用いたアライメントで行うことができるようになってきている。なお、酸化シリコン膜、窒化シリコン膜等は、アライメントに用いる波長領域（ $200\text{nm}\sim 1000\text{nm}$ ）の光を透過することは知られている。

【0070】またさらに、材料の特性の相違を利用することによって、従来から用いられていた誘電率の高いエッチングストップ層（例えば窒化シリコン膜、酸化シリコン膜または酸化窒化シリコン膜）を用いる必要がない。例えば、第2の低誘電率膜14（キセロゲル膜もしくはフッ素樹脂膜）をエッチングする条件で、第1の低誘電率13（有機膜）がエッチングされない条件を選択すれば、配線溝27を配線層となる第2の低誘電率膜14に制御性良くエッチングにより形成することが可能である。また、接続孔26を形成するためのエッチングを行う際には、上記説明したように、キセロゲルもしくはフッ素樹脂からなる第2の低誘電率膜14をエッチングすると同時に有機膜の第1の低誘電率膜13もエッチングすればよい。

【0071】次に、本発明の半導体装置の製造方法に係わる第2の実施の形態を、図4の製造工程図によって説明する。図3では、前記図1および図2に示した構成部品と同様のものには同一符号を付与する。

【0072】図3の(1)に示すように、前記図1の(1)によって説明したのと同様に、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm～800nmの厚さの低誘電率な無機膜で形成する。

【0073】次に、上記第1の低誘電率膜13上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。このフッ素樹脂としては、前記第1の実施の形態で説明したような材料を用いることが可能である。

【0074】このようにして、下地基板11上に、第1の低誘電率膜13と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0075】次に、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm～300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm～150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、前記第1の実施の形態で説明したのと同様である。

【0076】次いで、前記図1の(3)によって説明したのと同様に、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。

【0077】次に、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術(例えば回転塗布法)を用いてレジスト膜22を成膜する。その後、リソグラフィ技術により、レジスト膜22をパターニングして、接続孔を形成するための開口部23を、第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。

【0078】次いで、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0079】続いて、上記第1のマスク25をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、窒素(N_2)($48\text{ cm}^3/\text{min}$)とヘリウム(He)($200\text{ cm}^3/\text{min}$)とを用い、マイクロ波パワーを1.35kW(2.45GHz)、RFパワーを150W、基板温度を -50°C に設定する。なお、

このエッチングでは、レジスト膜22もエッチングされて完全に除去されるため、レジスト除去を行う必要はない。また、第2の低誘電率膜14の下層には無機膜の第1の低誘電率膜13があるので、第1の低誘電率膜13上でエッチングは停止される。

【0080】次に、図3の(2)に示すように、窒化シリコン膜(もしくは金属化合物膜)からなる第2のマスク21を用いて、まず、第1のマスク25をエッチングする。その際、第2の低誘電率膜14は無機膜で形成されているため、それがエッチングマスクとなって無機膜である第1の低誘電率膜13がエッチングされ、接続孔26が形成される。このエッチングでは、エッチングガスには、一例として、オクタフルオロブタン(C_4F_8)と一酸化炭素(CO)とを用いる。

【0081】さらに、図3の(3)に示すように、第2のマスク21をエッチングマスクに用いて、第2の低誘電率膜14をエッチングし、配線溝27を形成する。このときのエッチング条件は前述の第2の低誘電率膜14をエッチングする条件と同様である。なお、このエッチングでは、第1の低誘電率膜13が無機膜であるため、エッチングは第1の低誘電率膜13上で停止する。

【0082】図示はしないが、その後、前記図2を用いて前記第1の実施の形態で説明したのと同様に、配線溝27内にバリアメタル層を介して配線を形成し、接続孔26内にバリアメタル層を介してプラグを形成する。

【0083】この第2の実施の形態も、前記第1の実施の形態と同様に、上記層間絶縁膜12の形成工程から配線およびプラグの形成工程までを繰り返すことによって、多層配線を形成することが可能になる。また、上記配線53間の層間絶縁膜52の部分も、上記同様のプロセスによって、キセロゲル膜もしくはフッ素樹脂膜のような有機膜で形成することが可能である。

【0084】上記説明では、半導体素子が形成された下地基板11上に層間絶縁膜12を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の層間絶縁膜12、接続孔26、配線溝27、配線、プラグ等を形成する場合にも上記製造方法を適用することは可能である。

【0085】上記第2の実施の形態における半導体装置の製造方法でも、前記第1の実施の形態における半導体装置に製造方法と同様な作用、効果が得られる。

【0086】次に、本発明の半導体装置の製造方法に係わる第3の実施の形態を、図4の製造工程図によって説明する。図4では、前記図1に示した構成部品と同様のものには同一符号を付与する。

【0087】図4の(1)に示すように、下地基板11は、一例として、基板51上にトランジスタ(図示省略)が形成され、それを覆う層間絶縁膜52中に配線53が形成されたものである。この下地基板11上に層間

絶縁膜12の下層部分となる第1の低誘電率膜13を、例えば300nm～800nmの厚さに形成する。この第1の低誘電率膜13は配線層間の層間絶縁膜（ILD：Inter Level Dielectrics）になるもので、比誘電率が2.5程度の有機膜で形成することができる。一例として、前記第1の実施の形態で説明したのと同様な材料で、同様の成膜方法で形成することができる。

【0088】次いで上記第1の低誘電率膜13上にエッチングマスクとなる中間膜41を、例えば酸化シリコン膜で形成する。その形成方法は、前記第1の実施の形態で説明した酸化シリコン膜の形成方法と同様の方法を採用することができる。

【0089】次に、上記中間膜41上に、層間絶縁膜12の上層部分となる第2の低誘電率膜14を、例えば400nmの厚さに成膜する。この第2の低誘電率膜14はフッ素樹脂で形成する。その一例としては、フルオロカーボン膜（環状フッ素樹脂、テフロン（PTFE）、アモルファステフロン【例えば、デュボン社製：テフロンAF（商品名）】、フッ化アリールエーテル、フッ化ポリイミド等のような前記第1の実施の形態で説明した材料を用いることができる。または、キセロゲル（例えばポーラスシリカ）を用いることができる。上記フッ素樹脂を成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いる。もしくは、第2の低誘電率膜14をキセロゲル膜で形成する。キセロゲル膜の成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いる。

【0090】このようにして、下地基板11上に、第1の低誘電率膜13と中間膜41と第2の低誘電率膜14とからなる層間絶縁膜12を形成した。

【0091】次に図4の（2）に示すように、上記層間絶縁膜12、すなわち、上記第2の低誘電率膜14上に、無機マスクとして、第1のマスクを形成するための第1の膜15を、例えば50nm～300nmの厚さの酸化シリコン膜で形成した。次いで第2のマスクを形成するための第2の膜16を、例えば50nm～150nmの厚さの窒化シリコン膜で形成した。それらの膜の成膜方法は、前記第1の実施の形態で説明したのと同様の方法を用いることができる。

【0092】また酸化シリコン膜を形成する前には、必要に応じて、特に第2の低誘電率膜15の酸化が問題となる場合には、窒化シリコン膜、アモルファスシリコン、窒化酸化シリコン膜もしくは化学量論よりシリコンが多い酸化シリコン膜を形成することが好ましい。すなわち、還元性雰囲気中でCVD膜を形成する。膜厚はできるだけ薄いほうが好ましく、10nm程度に形成する。このように、第1の膜15をアライメントに用いる波長領域（例えば200nm～1000nm）の光透過性に優れた酸化シリコン膜で形成し、第2の膜16もアライメントに用いる波長領域（例えば200nm～1000

nm）の光透過性を有する窒化シリコン膜で形成している。

【0093】次に、図4の（3）に示すように、上記第2の膜16上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜17を成膜する。その後、リソグラフィー技術により、レジスト膜17をパターンニングして、配線溝を形成するための開口部18を形成する。

【0094】続いて、上記レジスト膜17をエッチングマスクに用いて、上記第2の膜16のみをエッチングし、配線溝を形成するための開口部19を形成して、層間絶縁膜12に配線溝を形成する際のエッチングマスクとなる第2のマスク21を形成する。このエッチングは、前記第1の実施の形態で説明したのと同様の方法で行うことが可能である。その後、レジスト膜17をアッシングにより除去する。なお、図1の（3）では、レジスト膜17を除去する前の状態を示した。

【0095】次に図4の（4）に示すように、上記第2の膜16および第1の膜15上に通常のレジスト塗布技術（例えば回転塗布法）を用いてレジスト膜22を成膜する。その後、リソグラフィー技術により、レジスト膜22をパターンニングして、接続孔を形成するための開口部23を、例えば第2の膜16を平面視的にみて上記配線溝を形成するための開口部19内に納まるように形成する。なお、マスク合わせずれが発生した場合であっても、開口部23を少なくとも一部が開口部19に重なるように形成することが必要である。

【0096】続いて、上記レジスト膜22をエッチングマスクに用いて、上記第1の膜15のみをエッチングし、層間絶縁膜12に接続孔を形成するための開口部24を形成して、層間絶縁膜12に接続孔を形成する際のエッチングマスクとなる第1のマスク25を形成する。

【0097】続いて、上記第1のマスク25をエッチングマスクに用いて層間絶縁膜12の第2の低誘電率膜14を、一般的なエッチング装置を用いてエッチングする。このエッチング条件は、一例として、エッチングガスに、窒素を用い、必要に応じて、アンモニア、水素ガスを用いる。なお、このエッチングでは、炭化フッ素系のガス、一酸化炭素（CO）は必ずしも必要としない。また、第2の低誘電率膜14の下層には酸化シリコン膜の中間膜41があるので、上記エッチングは中間膜41上で停止される。なお、このエッチングでは、レジスト膜22は有機膜である第2の低誘電率膜14をエッチングする間に、エッチングされて完全に除去される。したがって、ここでは、レジストアッシングを行う必要はない。

【0098】さらに、図4の（5）に示すように、第2のマスク25と第2の低誘電率膜14をエッチングマスクに用いて、一般的なエッチング装置を用いて、第1のマスク25とともに中間膜41をエッチングする。すな

わち、第2のマスク21に形成されている配線溝を形成するための開口部19を転写するように第1のマスク25をエッチングするとともに、中間膜41に接続孔を形成するための開口部42をエッチングにより形成する。このエッチング条件は、一例として、エッチングガスに、オクタフルオロブタン (C_4F_8) ($5\text{ cm}^3/\text{min}$) と一酸化炭素 ($5\text{ cm}^3/\text{min}$) とアルゴン ($20\text{ cm}^3/\text{min}$) とを用い、RFプラズマを600Wに設定する。

【0099】次に、図4の(6)に示すように、第1のマスク25(第2のマスク21)および中間膜41をエッチングマスクに用いて第2の低誘電率膜14および第1の低誘電率膜13をエッチングし、第2の低誘電率膜14に配線溝27を形成するとともに第1の低誘電率膜13に接続孔26を形成する。このエッチングにおけるエッチングガスには、窒素(N_2)を用い、必要に応じて、アンモニア、水素ガスを用いる。

【0100】図示はしないが、その後、前記図2によって説明したのと同様のプロセスによって、配線溝27内にバリアメタル層を介して金属からなる配線を形成し、接続孔26内にバリアメタル層を介して金属からなるプラグを形成する。

【0101】上記図4によって説明した第3の実施の形態でも、前記図1によって説明した第1の実施の形態と同様な作用、効果が得られる。

【0102】なお、上記中間膜41は、窒化酸化シリコン膜、窒化シリコン膜で形成することもできる。または、第1の低誘電率膜13に対してエッチングマスクとなり、第2の低誘電率膜14に対してエッチングストップとなるような有機膜で形成することも可能である。

【0103】なお、上記各実施の形態で説明した、キセロゲル膜、フッ素樹脂膜、その他の有機膜等は、微細化にともなう配線間容量の増大を抑制する目的から、配線構造に採用されつつある。その際、比誘電率が3以下の材料としては有機膜を採用することができ、比誘電率が2.5以下の有機膜材料としてはフッ素樹脂を採用することができ、比誘電率が2.5以下の材料としては水分を含まない網目構造をもつゲルであるキセロゲル膜を採用することができる。

【0104】上記キセロゲルのうち、半導体装置に使える膜としては、シリカ系のゲルがある。例えばナノグラス社のナノポーラスシリカという名称のものがある。しかしながら、この種のキセロゲル膜は、機械的強度、熱伝導性、耐熱性、耐水性、密着性などが従来の層間絶縁膜と比較して劣る。特に、熱伝導性が有機膜の1/10～1/100と著しく悪い。

【0105】一方、フッ素樹脂は、プラズマCVDにより形成した膜[1997年のIEDM(International Electron Devices Meeting)で日本電気株式会社が発表]、テフロン(デュポン社)、フッ化ポリイミド(デ

ュボン社)などの商品が開発されている。開発中のものでは、フッ化パリレンの蒸着膜、フッ素樹脂とシリカの共重合体などが存在する。しかしながら、これらの膜は、比誘電率が2.5以上の有機ポリマーと比較して、機械的強度、熱伝導性、耐熱性、密着性などが劣る。

【0106】そこで、本発明では、上記各実施の形態で説明したように、キセロゲル膜とこのキセロゲルよりも膜質のよい有機膜との組み合わせ、もしくはフッ素樹脂膜とこのフッ素樹脂よりも膜質のよい有機膜との組み合わせで、信頼性のある配線構造を形成することが可能になっている。

【0107】すなわち、キセロゲル膜もしくはフッ素樹脂膜は、微細化により最も配線容量が大きくなる配線間の部分だけに用い、その他の部分には有機膜や無機低誘電率膜を用いる。具体的には、配線間隔の最も狭い、特にデザインルールが $0.18\mu\text{m}$ 以下の半導体装置においては、配線間隔が $0.3\mu\text{m}$ 以下になる部分で配線間容量が顕著に増加するため、配線間隔が $0.3\mu\text{m}$ 以下になる部分にキセロゲル膜もしくはフッ素樹脂膜を適用する。それによって、配線間容量を低減する効果が得られる。一方、 $0.3\mu\text{m}$ よりも広い配線間隔(例えば上下の配線間)では、大きな影響はない。したがって、 $0.3\mu\text{m}$ よりも広い配線間隔の部分には、比誘電率が0.3以下の有機膜等を用いれば十分である。

【0108】次に、本発明の半導体装置の製造方法に係わる第4の実施の形態を、第5図の製造工程図によって説明する。

【0109】図5の(1)に示すように、一例として、半導体基板にトランジスタ等の半導体素子を形成し、さらに配線、絶縁膜等を形成して基板60が構成されている。この基板60の最上層にはパッシベーション膜61が、例えば、配線材料を拡散させないような材料である窒化シリコン膜で50nm程度の厚さに形成されている。

【0110】その後順に、接続孔(例えばビアホール)が形成される第1の層間絶縁膜62を酸化シリコン系の材料として例えば酸化シリコン(SiO_2)膜(無機膜)を500nmの厚さに形成し、配線が形成される第2の層間絶縁膜63を有機系の材料として例えばポリアリールエーテル膜で500nmの厚さに形成し、第1のマスクを形成するための第1の膜64を例えば酸化シリコン膜で100nmの厚さに形成し、第2のマスクを形成するための第2の膜65を例えば窒化シリコン膜で100nmの厚さに形成する。

【0111】次いで、図5の(2)に示すように、通常のレジスト塗布工程およびリソグラフィ工程を行って、上記第2の膜65上に配線溝を形成するために用いるレジストマスク81を形成する。このレジストマスク81には配線溝を形成するための開口部82を形成しておく。

【0112】続いて、図5の(3)に示すように、上記レジストマスク81〔図5の(2)参照〕を用いて第1の膜65をエッチングし、配線溝を形成するための配線溝パターン66を開口して第2のマスク67を形成する。このエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはトリフルオロメタン(CHF_3)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃とした。その後、レジストマスク81〔前記図5の(2)参照〕を除去する。

【0113】次に、図5の(4)に示すように、再び、通常のレジスト塗布工程およびリソグラフィ工程を行って、第2のマスク67および配線溝パターン66上に接続孔(例えばビアホール)を形成するために用いるレジストマスク83を形成する。このレジストマスク83には接続孔を形成するための開口部84を配線溝パターン66に少なくともかかるように形成しておく。

【0114】次いで、図5の(5)に示すように、上記レジストマスク83をエッチングマスクに用いて第1の膜64をエッチングして接続孔を形成するための接続孔パターン68を形成し、第1のマスク69を形成する。上記第1の膜64のエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはオクタフルオロシクロブタン(C_4F_8)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃とした。

【0115】さらに図5の(6)に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングし、接続孔パターン68を延長形成する。このエッチングでは、レジストマスク83も同時にエッチングされて除去される。上記第2の層間絶縁膜63のエッチングでは、通常の高密度プラズマエッチング装置を用い、エッチングガスにはアンモニア(NH_3)を用いた。また基板温度は-20℃とした。

【0116】続いて、図5の(7)に示すように、第2のマスク67をエッチングマスクにして第1のマスク69に配線溝パターン66を延長形成する。それとともに、第2の層間絶縁膜63をエッチングマスクにして第1の層間絶縁膜62をエッチングし、接続孔70を形成する。このエッチングでは、通常の平行平板型プラズマエッチング装置を用い、エッチングガスにはオクタフルオロシクロブタン(C_4F_8)とアルゴン(Ar)と酸素(O_2)とを用いた。また基板温度は0℃に設定した。

【0117】次いで、図5の(8)に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングして配線溝71を形成する。エッチングでは、通常の高密度プラズマエッチング装置を用い、エッチングガスにはアンモニア(NH_3)を用いた。また基板温度は-100℃とした。

【0118】その後、図5の(9)に示すように、接続

孔70の底部に露出しているパッシベーション膜61をエッチングする。このとき、同種の材料で形成されている第2のマスク67〔前記図5の(8)参照〕もエッチングされて除去される。このエッチングでは、窒化シリコン膜が選択的に異方性エッチングされるように、通常の高密度プラズマエッチング装置を用い、エッチングガスにサルファーヘキサフルオライド(SF_6)を用いた。また基板温度は0℃とした。その結果、第2の層間絶縁膜63に配線溝71が形成され、その配線溝71の底部に連続して第1の層間絶縁膜62およびパッシベーション膜61に接続孔70が形成される。

【0119】上記第1の層間絶縁膜62には、酸化シリコン(SiO_2)膜を用いたが、例えば酸フッ化シリコン(SiOF)を用いることも可能である。

【0120】上記第2のマスク層65は、窒化シリコン膜で形成したが、窒化チタン膜等の高融点金属もしくは高融点金属化合物膜で形成することも可能である。すなわち、酸化シリコン系の材料に対してエッチング選択性を有する材料であれば、いかなる材料も用いることができるが、好ましくは光学的アライメントが可能な光透過性の膜がよい。

【0121】上記図5によって説明した第4の実施の形態では、半導体素子が形成された基板60上に第1、第2の層間絶縁膜62、63を形成した例を説明したが、半導体素子が形成されていない基板上に上記説明した構成の第1、第2の層間絶縁膜62、63、接続孔70、配線溝71等を形成する場合にも上記図5によって説明した製造方法を適用することは可能である。

【0122】上記第4の実施の形態における半導体装置の製造方法では、第2の層間絶縁膜63上に第1、第2の層間絶縁膜62、63をエッチングする際にエッチングマスクとなる第1のマスク69を形成する工程と、第1のマスク69上に第2の層間絶縁膜63をエッチングする際のエッチングマスクとなるもので第1のマスク69とは材質の異なる第2のマスク67を形成する工程とを備えていることから、第1のマスク69をエッチングマスクに用いて第1、第2の層間絶縁膜62、63をエッチングして接続孔70を形成する。次いで第2のマスク67をエッチングマスクに用いて第1のマスク69とは異なる配線溝を形成する配線溝パターン66が形成された第2のマスク67をエッチングマスクに用いて、第2の層間絶縁膜63をエッチングして配線溝71を形成することが可能になる。

【0123】また、酸化シリコン系材料を用いた場合よりも同一配線層の配線間の層間絶縁膜となる第2の層間絶縁膜63を有機ポリマーであるポリアリールエーテル膜で形成することから、第2の層間絶縁膜63を酸化シリコン系材料で形成した場合よりも配線間の誘電率が低減されるので、配線間容量も低減される。

【0124】また第2の層間絶縁膜63が露出していな

い状態で第1、第2のマスク69、67を形成する際に用いるレジストプロセス（レジスト膜をパターンニングする工程）を行うことが可能である。すなわち、第2のマスク67を形成する際のレジストプロセスでは、下地に第1の膜64が形成された状態にあるため、また第1のマスク69を形成する際のレジストプロセスでは、その第1の膜64が第2の層間絶縁膜63を覆っているために、有機膜の第2の層間絶縁膜63を露出させることなく、レジストプロセスで形成したレジスト膜81、83を除去して再びレジスト膜81、83を形成してパターンニングを行うレジストの再生処理が可能になる。さらに第1のマスク69を形成する際に用いたエッチングマスクとなるレジスト膜83を第2の層間絶縁膜63のエッチングと同時に除去することが可能になるので、レジスト膜83を除去する作業を必要としない。そのため、プロセスが簡単になる。

【0125】また、接続孔70を形成するための接続孔パターン68を第1の膜64に形成する際のレジストプロセスにおいて、すなわち、レジスト膜83に開口部84を形成するプロセスにおいて、ミスアライメントが生じて第2のマスク67に形成された配線溝パターン66に対してレジスト膜83に形成される開口部84がはみ出して形成されたとしても、第2のマスク67にも接続孔を形成するためのパターンとなる接続孔パターン（図示せず）を形成することが可能になる。以下にその詳細を図6によって説明する。なお、図6では上段にレイアウト図を示し、下段に断面図を示す。

【0126】図6の（1）に示すように、第2のマスク67に形成された配線溝パターン66に対して接続孔パターンを形成するためのレジスト膜83に形成された開口部84がずれて形成されている。このような場合であっても、図6の（2）に示すように、レジスト膜83をエッチングマスクに用いて第2のマスク67をエッチングし、さらに第1の膜64をエッチングして、接続孔パターン68を形成し、第1のマスク69を形成する。これにより、第2のマスク67には、配線溝パターン66と接続孔パターン68とが形成されたことになる。

【0127】次いで図6の（3）に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングし、接続孔パターン68を延長形成する。したがって、接続孔パターン68は設計通りの開口面積を有して形成される。なお、このエッチングでは、レジストマスク83（前記図6の（2）参照）も同時にエッチングされて除去される。

【0128】続いて、図6の（4）に示すように、第2のマスク67をエッチングマスクにして第1のマスク69に配線溝パターン66を延長形成する。それとともに、第2の層間絶縁膜63をエッチングマスクにして第1の層間絶縁膜62をエッチングし、接続孔70を形成する。その結果、第2の層間絶縁膜63に形成されてい

る接続孔パターン68が設計通りの開口面積を有して形成されていることから、接続孔70は設計通りの開口面積を有して形成される。

【0129】次いで、図6の（5）に示すように、第1のマスク69をエッチングマスクに用いて第2の層間絶縁膜63をエッチングして配線溝71を形成する。その後、図6の（6）に示すように、接続孔70の底部に露出しているパッシベーション膜61をエッチングする。このとき、同種の材料で形成されている第2のマスク67（前記図6の（5）参照）もエッチングされて除去される。その結果、第2の層間絶縁膜63に配線溝71が形成され、その配線溝71の底部に連続して第1の層間絶縁膜62およびパッシベーション膜61に接続孔70が形成される。上記説明したように、第2の層間絶縁膜63に形成されている接続孔パターン68が設計通りの開口面積を有して形成されること、および接続孔70を形成した後に層間絶縁膜を接続孔70の内部に埋め込むことを行わないことによって、前記図8によって説明したように、開口面積が狭くなるように接続孔70が形成されることはない。

【0130】なお、上記説明では、接続孔パターンを形成する際のミスアライメントによって配線溝パターンに対して接続孔パターンがずれて形成された場合に、接続孔の開口面積を確保することができることを説明したが、本発明の半導体装置の製造方法によれば、配線溝パターンと接続孔パターンとが相対的にずれて形成されたすべての場合に対して、接続孔の開口面積を確保することができるという効果を有する。

【0131】さらに、第1のマスク69になる第1の膜65を光透過性の材料、ここでは酸化シリコン膜で形成することにより、また第2のマスクになる第2の膜65を光透過性の材料、ここでは窒化シリコン膜で形成することにより、その後の露光工程において、マスクの位置を下地に合わせる、いわゆるマスクアライメントを、光を用いたアライメントや画像処理を用いたアライメントで行うことができるようになっている。なお、酸化シリコン膜、窒化シリコン膜等は、アライメントに用いる波長領域（200nm～1000nm）の光を透過することは知られている。

【0132】またさらに、第1の層間絶縁膜62と第2の層間絶縁膜63との材料の特性の相違を利用することによって、従来から用いられていた誘電率の高いエッチングストップ層（例えば窒化シリコン膜、酸化シリコン膜または酸化窒化シリコン膜）を用いる必要がない。例えば、第2の層間絶縁膜63（有機膜）をエッチングする条件で、第1の層間絶縁膜62がエッチングされない条件を選択すれば、配線溝71を配線層となる第2の層間絶縁膜63に制御性良くエッチングにより形成することが可能である。また、接続孔70を形成するためのエッチングを行う際には、上記説明したように、酸化シリ

コン膜からなる第1のマスク69に配線溝パターン66を延長形成すると同時に酸化シリコン膜からなる第1の層間絶縁膜62にもエッチングすればよい。

【0133】

【発明の効果】以上、説明したように本発明によれば、層間絶縁膜上にその層間絶縁膜をエッチングする際にエッチングマスクとなる第1のマスクを形成する工程と、第1のマスク上に層間絶縁膜をエッチングする際のエッチングマスクとなるもので第1のマスクとは材質の異なる第2のマスクを形成する工程とを備えているので、第1のマスクをエッチングマスクに用いて層間絶縁膜をエッチングして接続孔を形成することができ、次いで第2のマスクをエッチングマスクに用いて第1のマスクとは異なるパターンで層間絶縁膜をエッチングして配線溝を形成することができる。

【0134】また、上記層間絶縁膜のうち、同一配線層の配線間となる層間絶縁膜の上層をキセロゲル膜もしくはフッ素樹脂膜で形成する製造方法によれば、配線間容量の低減が可能になる。また上記層間絶縁膜のうち、配線層間の層間絶縁膜に有機膜もしくは無機膜を用いることにより、配線間の層間絶縁膜をキセロゲルもしくはフッ素樹脂を用いても、層間絶縁膜全体の機械的強度の劣化を防止することができる。よって、銅配線とフッ素樹脂と有機膜とを組み合わせた半導体装置、もしくは銅配線とキセロゲルと有機膜とを組み合わせた半導体装置の歩留りを低下させることなく半導体装置を形成することができる。

【0135】また、第2のマスクを形成する際のレジストプロセスでは、下地に第1の膜が形成された状態にあるため、また第1のマスクを形成する際のレジストプロセスでは、その第1の膜が層間絶縁膜を覆っているために、第1、第2のマスクを形成する際に用いるレジストプロセスは、層間絶縁膜が露出していない状態で行うことが可能である。そのため、レジストプロセスでのレジ

スト膜の再生処理が可能になる。

【0136】また、接続孔を形成するためのパターンを第1のマスクを形成する際にミスマライメントが生じたとしても、第2のマスクにも接続孔を形成するためのパターンを形成することができる。そのため、前記図8によって説明したような接続孔の開口面積が狭くなるようなことはない。

【0137】さらに第1のマスクおよび第2のマスクを、光透過性を有す材料で形成することにより、第1のマスクを形成するための膜および第2のマスクを形成するための膜を形成した後に行われるリソグラフィー工程の露光工程におけるマスクアライメントを従来と同様のアライメント方法で行うことが可能になる。

【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法に係わる第1の実施の形態を示す製造工程図である。

【図2】本発明の半導体装置の製造方法に係わる第1の実施の形態を示す製造工程図である。

【図3】本発明の半導体装置の製造方法に係わる第2の実施の形態を示す製造工程図である。

【図4】本発明の半導体装置の製造方法に係わる第3の実施の形態を示す製造工程図である。

【図5】本発明の半導体装置の製造方法に係わる第4の実施の形態を示す製造工程図である。

【図6】第4の実施の形態に示した製造方法においてミスマライメントを生じた場合の製造方法を示す製造工程図である。


【図7】従来の技術の製造方法を示す製造工程図である。

【図8】従来の技術においてミスマライメントを生じた場合の課題を示す製造工程図である。


【符号の説明】

12…層間絶縁膜、21…第2のマスク、25…第1のマスク


【図2】




【図1】




【図3】



【図7】




【図8】



【図4】



【図6】



フロントページの続き

(72)発明者 宮田 幸児
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

Fターム(参考) 5F058 AA10 AC10 AD05 AD09 AD12
AF04 AG01 AH02